[发明专利]一种时钟保护电路及时钟芯片

说明书

本发明提供一种时钟保护电路及时钟芯片包括：过滤模块对第一复位信号的噪声进行过滤操作，输出第二复位信号；第一噪声抑制模块基于第二复位信号，输出与时钟信号同步的第三复位信号；第二噪声抑制模块基于时钟源对第一复位信号进行同步，输出时钟信号，并在第一复位信号产生干扰时，第二噪声抑制模块通过第一时间关断所述时钟信号对干扰进行抑制；其中，时钟保护电路基于第三复位信号与时钟信号以提供时钟保护。利用第一噪声抑制模块以及第二噪声抑制模块第一时间关断时钟信号的方式对干扰进行抑制，提高了时钟保护的有效性。结构简单，操作简便，具有广泛的适用性。

技术领域

本发明涉及芯片设计与应用技术领域，特别是涉及一种时钟保护电路及时钟芯片。

背景技术

随着数模混合芯片的设计复杂度不断提高、芯片应用场景的领域不断扩展，芯片内部的电源电路极容易受到芯片内部其他功能电路带来的噪声干扰，例如高频数字电路、高压功率管控制电路等。同时，电源电路也会受到来自芯片外部的静电、浪涌、电磁等带来的噪声干扰。通常情况下，当电源电路受到噪声干扰后，芯片内部的低压与过压保护电路将被触发，使芯片产生全局复位。然而在多数情况下，电源电路在噪声干扰下会产生短暂的误触发，通常芯片内部会针对这种误触发进行全局复位以滤除噪声干扰。但是，芯片内部的其他功能电路，例如高频数字电路、组合逻辑门电路比芯片内部的寄存器对噪声干扰更加敏感，如果不能及时关断系统时钟以阻断噪声干扰对电源电路的影响，将会导致整个芯片内部整体功能电路的失效，此时只能等待芯片的看门狗进行复位，从而对芯片的使用带来消极影响。

应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种时钟保护电路及时钟芯片，用于解决现有技术中当芯片内部产生误触发时，系统时钟关断不及时的问题。

为实现上述目的及其他相关目的，本发明提供一种时钟保护电路，所述时钟保护电路包括：第一噪声抑制模块、第二噪声抑制模块及过滤模块，其中：

所述过滤模块对第一复位信号中的噪声干扰进行过滤操作，输出第二复位信号；

所述第一噪声抑制模块基于所述第二复位信号，输出与时钟信号同步的第三复位信号；

所述第二噪声抑制模块基于时钟源对第一复位信号进行同步，输出所述时钟信号，并在所述第一复位信号存在噪声干扰时，所述第二噪声抑制模块通过第一时间关断所述时钟信号对干扰进行抑制；

其中，所述时钟保护电路基于所述第三复位信号与所述时钟信号以提供时钟保护。

可选地，所述第一噪声抑制模块包括第一触发器及第二触发器，其中：所述第一触发器的输入端连接第一输入电平，所述第一触发器的时钟端连接所述时钟信号，所述第一触发器的反复位端连接所述第二复位信号；所述第二触发器的输入端与所述第一触发器的输出端连接，所述第二触发器的时钟端连接所述时钟信号，所述第二触发器的反复位端连接所述第二复位信号，所述第二触发器的输出端产生所述第三复位信号。

可选地，所述第一输入电平包括高电平或低电平。

可选地，所述第二噪声抑制模块包括噪声抑制单元及控制单元，其中：所述噪声抑制单元基于时钟源对所述第一复位信号进行同步，产生时钟控制信号并输出；所述控制单元基于时钟源及所述时钟控制信号产生时钟信号并输出，在所述第一复位信号存在噪声干扰时，所述时钟控制信号使所述控制单元关断。