[发明专利]一种可重构杂散抑制区间的宽带捷变频率源

说明书

本发明公开了一种可重构杂散抑制区间的宽带捷变频率源，参考时钟与直接数字式频率合成器DDS的输入端连接，用于向直接数字式频率合成器DDS提供可变参考时钟；直接数字式频率合成器DDS对可变参考时钟进行相应处理；窄带LC滤波器用于滤除杂散信号及谐波信号；经窄带LC滤波器处理后的信号作为参考时钟输入至宽带快速锁相环；宽带快速锁相环用于对输入的参考时钟进行处理，实现宽带、小步进频率的输出；再通过数字可调谐高低通滤波器进行通带及抑制区间的变更，从而实现频率源抑制区间的可重构。该频率源可提升跳频速率、减少整数边界杂散，并使杂散抑制区间可重构。

技术领域

本发明涉及频率源设计技术领域，尤其涉及一种可重构杂散抑制区间的宽带捷变频率源。

背景技术

在电子系统中，时钟相当于系统的心脏，时钟信号的性能直接影响系统的性能及稳定性。随着电子技术的发展，对于时钟信号的性能要求越来越高，所以频率源在电子通信系统中的作用越来越重要。在雷达通信、无线通信、微波测试设备和频谱监测等系统的射频前端中，都需要使用宽频带、低杂散、高速度、高精度的频率源，随着技术的进步，设备的测试精度不断提高，频率源的各方面指标需求也随之提高。

随着技术的进步，信号覆盖的频率越来越宽，频率源作为产品的心脏，输出的频率也越来越高，传统频率源在输出频带非常宽时，低频谐波落在输出频带范围内，无法通过有效的手段进行滤除，而射频、中频信号也因混频器的隔离不够通过本振信号泄露，进而影响了不同通路间的隔离，因此开发一种能抑制区间可重构的宽带捷变频率源的需求愈发紧迫，同时产品的小型化需求也限制了此种频率源的构架。

发明内容

本发明的目的是提供一种可重构杂散抑制区间的宽带捷变频率源，该频率源可提升跳频速率、减少整数边界杂散，并使杂散抑制区间可重构，可重构的杂散抑制区间有益于减少中频、射频信号通过本振信号形成的串扰，提升了系统的隔离度。

本发明的目的是通过以下技术方案实现的：

一种可重构杂散抑制区间的宽带捷变频率源，所述频率源包括参考时钟、直接数字式频率合成器DDS、窄带LC滤波器、宽带快速锁相环、数字可调谐高低通滤波器，其中：

所述参考时钟与所述直接数字式频率合成器DDS的输入端连接，用于向所述直接数字式频率合成器DDS提供可变参考时钟；

所述直接数字式频率合成器DDS接收可变参考时钟之后，对可变参考时钟进行滤波处理；

所述直接数字式频率合成器DDS的输出端级联所述窄带LC滤波器，所述窄带LC滤波器用于滤除所述直接数字式频率合成器DDS所产生的杂散信号及谐波信号；

所述窄带LC滤波器的输出端连接至所述宽带快速锁相环，经所述窄带LC滤波器处理后的信号作为参考时钟输入至所述宽带快速锁相环；

所述宽带快速锁相环包括鉴相器、内置压控振荡器VCO、环路滤波器、鉴相分频器以及输出分频器，用于对输入的参考时钟进行处理，实现宽带、小步进频率的输出；

经所述宽带快速锁相环处理后的信号再输入至所述数字可调谐高低通滤波器，通过所述数字可调谐高低通滤波器控制代码改变，从而改变器件内部变容管馈电电压，改变滤波器通带的范围，从而实现频率源抑制区间的可重构。

由上述本发明提供的技术方案可以看出，上述频率源可提升跳频速率、减少整数边界杂散，并使杂散抑制区间可重构，可重构的杂散抑制区间有益于减少中频、射频信号通过本振信号形成的串扰，提升了系统的隔离度；同时具有小型化的特点，便于集成，具有极好的经济效益和应用前景。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。