[发明专利]半导体器件及其制备方法、存储器及电子设备

说明书

本公开涉及一种半导体器件及其制备方法、存储器及电子设备，其中方法包括：提供目标衬底，目标衬底内形成有沿第一方向由初始第一隔离结构间隔排布的多个有源柱，有源柱沿第二方向的相对两侧形成有初始第二隔离结构；初始第二隔离结构包括绝缘柱及包覆绝缘柱的外侧面及底面的初始衬垫层；于有源柱的裸露侧壁形成保护层；去除初始衬垫层及初始第一隔离结构的顶部，以得到暴露出绝缘柱的顶部的目标间隙；于目标间隙内形成栅极结构，以至少有效避免VGAA晶体管的栅极结构与源极结构之间漏电的问题。

技术领域

本公开涉及集成电路设计及制造技术领域，特别是涉及一种半导体器件及其制备方法、存储器及电子设备。

背景技术

随着存储器的集成度和性能不断提高，晶体管采用垂直型环绕式栅极晶体管(Vertical Gate All Around transistor，简称VGAA transistor)可以有效缩减存储单元的尺寸，为进一步在确保存储器的性能不降低的情况下缩减存储器的尺寸提供了可能性。

然而，传统的垂直型环绕式栅极晶体管在工作过程中容易产生栅极结构到源极结构的漏电现象，严重影响垂直型环绕式栅极晶体管的性能及可靠性。

发明内容

基于此，有必要针对上述背景技术中的问题，提供一种半导体器件及其制备方法、存储器及电子设备，至少能够有效避免垂直型环绕式栅极晶体管的栅极结构与源极结构之间漏电的问题，提高垂直型环绕式栅极晶体管的性能及可靠性。

根据本公开各种实施例，本公开第一方面提供了一种半导体器件的制备方法，包括：提供目标衬底，目标衬底内形成有沿第一方向由初始第一隔离结构间隔排布的多个有源柱，有源柱沿第二方向的相对两侧形成有初始第二隔离结构；初始第二隔离结构包括绝缘柱及包覆绝缘柱的外侧面及底面的初始衬垫层；第一方向与第二方向相交；于有源柱的裸露侧壁形成保护层；去除初始衬垫层及初始第一隔离结构的顶部，以得到暴露出绝缘柱的顶部的目标间隙；于目标间隙内形成栅极结构。

上述实施例中的半导体器件的制备方法，由于目标衬底内形成有沿第一方向由初始第一隔离结构间隔排布的多个有源柱，便于后续经由有源柱制备沿第一方向延伸的字线结构；有源柱沿第二方向的相对两侧形成有初始第二隔离结构，便于后续利用初始第二隔离结构使得沿第二方向相邻的字线结构相互绝缘；由于在制备栅极结构的栅介质层之前，于有源柱的裸露侧壁形成保护层，致密的保护层内不存在空气间隙，避免后续在目标间隙内裸露的有源柱表面上形成栅介质层的过程中，损伤被保护层覆盖的有源柱的表面；并且避免在形成栅导电层的过程中，在空气间隙内形成导电材料，从而避免VGAA晶体管在工作的过程中空气间隙内的导电材料诱发栅极结构与源极结构之间栅极结构与源极结构之间漏电流，能够有效避免VGAA晶体管的栅极结构与源极结构之间漏电的问题，提高制备半导体器件的性能及可靠性。

根据一些实施例，提供目标衬底包括：提供初始衬底，初始衬底内形成有沿第一方向由第一沟槽隔离结构间隔排布的多个有源墙，有源墙沿第二方向延伸；于初始衬底内形成沿第一方向延伸且沿第二方向间隔排布的多个第二沟槽，第二沟槽的底面高于第一沟槽隔离结构的底面；于第二沟槽的底面及沿第二方向相对的侧壁形成衬垫材料层；于第二沟槽内形成顶面与有源柱的顶面齐平的绝缘材料层，衬垫材料层及绝缘材料层构成第二沟槽隔离结构；回刻第一沟槽隔离结构及第二沟槽隔离结构，得到顶面均低于有源柱的顶面的初始第一隔离结构及初始第二隔离结构，以提供目标衬底。由于初始第二隔离结构的底面低于初始第一隔离结构的底面，以利用第一隔离结构使得后续制备的在第一方向上相邻的VGAA晶体管相互绝缘；由于初始第一隔离结构的顶面与初始第二隔离结构的顶面均低于有源柱的顶面，便于后续在初始第二隔离结构的顶部与临近的有源柱之间制备栅极结构。

根据一些实施例，回刻第一沟槽隔离结构及第二沟槽隔离结构，包括：通过控制刻蚀第一沟槽隔离结构及第二沟槽隔离结构的速率及时间，得到初始第一沟槽隔离结构及初始第二沟槽隔离结构。