[发明专利]一种OPB总线到APB总线桥的设计方法在审
申请号: | 202211665660.2 | 申请日: | 2022-12-23 |
公开(公告)号: | CN115934609A | 公开(公告)日: | 2023-04-07 |
发明(设计)人: | 艾方;王勇;肖佐楠;郑茳 | 申请(专利权)人: | 天津国芯科技有限公司 |
主分类号: | G06F13/40 | 分类号: | G06F13/40 |
代理公司: | 天津企兴智财知识产权代理有限公司 12226 | 代理人: | 韩敏 |
地址: | 300457 天津市滨海新区开发区第*** | 国省代码: | 天津;12 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 opb 总线 apb 设计 方法 | ||
本发明提供了一种OPB总线到APB总线桥的设计方法,OPB总线到APB总线桥将符合OPB总线请求的信号通过控制信号转换逻辑,转换为符合APB的信号,OPB总线到APB总线桥将符合APB总线协议的信号,通过响应信号转换逻辑,转换为符合OPB总线协议信号,APB端和OPB端共同使用同一个时钟,所述APB总线协议为APB4总线协议,控制信号转换逻辑中的写数据转换与响应信号转换逻辑中的读数据转换都支持字节序的转换。本发明有益效果:通过OPB总线到APB总线桥,将OPB总线标准转换为APB总线标准,从而实现将一个APB总线的IP集成到一个OPB总线的系统中,增强了IP模块的复用性,加快了系统设计、集成的速度。
技术领域
本发明属于寄存器接口领域,尤其是涉及一种OPB总线到APB总线桥的设计方法。
背景技术
片上外设总线总线(On-Chip Peripheral Bus,OPB)和高级外围总线(AdvancedPeripheral Bus,APB)是片上系统模块中重要的寄存器配置接口。在工业控制领域、航空航天领域等对于系统稳定性要求高的领域,IBM的Power-PC处理器具有广泛的应用需求,这种系统大部分采用PLB+OPB总线架构,低速IP大都集成在OPB总线上,在嵌入式领域的SoC中,由于AMBA总线架构的设计占据很大的份额,导致有很多IP都是AMBA接口的,对于低速IP,大部分是APB总线接口,现有技术无法满足将APB接口的IP集成到PLB+OPB总线架构中的需要。
发明内容
有鉴于此,本发明旨在提出一种OPB总线到APB总线桥的设计方法,以解决现有技术无法将APB接口的IP集成到PLB+OPB总线架构中的问题。
为达到上述目的,本发明的技术方案是这样实现的:
第一方面:一种OPB总线到APB总线桥的设计方法;
OPB总线到APB总线桥,将接收到的符合OPB总线请求的控制信号、地址信号、写数据信号,通过控制信号转换逻辑,转换为符合APB总线协议的控制信号、地址信号和写数据信号;
OPB总线到APB总线桥,将接收到的符合APB总线协议的应答信号和读数据信号,通过响应信号转换逻辑,转换为符合OPB总线协议的应答信号和读数据信号;
所述APB端和OPB端共同使用同一个时钟;
所述控制信号转换逻辑中的写数据转换与响应信号转换逻辑中的读数据转换均支持字节序的转换。
进一步的,所述控制信号转换逻辑通过状态机进行状态转换;
所述控制信号转换逻辑的状态分别为:IDLE、Setup、Access、Timeout。
进一步的,所述IDLE状态,为无总线传输操作状态;
当OPB总线请求有效时,状态转换为Setup状态,否则一直保持IDLE状态不变。
进一步的,所述Setup状态,为APB总线传输预备状态;
当处于Setup状态时,APB总线将总线选择信号置为1,同时记录数据传输SIZE,供响应信号转换逻辑使用。
进一步的,所述Access状态,为APB总线传输状态;
当处于Access状态时,APB进行写数据或读数据,并等待数据传输完成,同时启动传输计数器开始计数,计数的时钟采用模块时钟;
若数据传输结束,状态机跳转至IDLE状态,同时传输计数器清零;
若数据传输未结束,且传输计数器计数为10,状态机转跳至Timeout状态。
进一步的,所述Timeout状态,为APB总线传输阻塞状态;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于天津国芯科技有限公司,未经天津国芯科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202211665660.2/2.html,转载请声明来源钻瓜专利网。