[发明专利]一种屏蔽栅沟槽MOSFET结构及其制造方法

说明书

本发明公开了一种屏蔽栅沟槽MOSFET结构及其制造方法，所述屏蔽栅沟槽MOSFET结构包括沟槽内部的栅极多晶硅和源极多晶硅，栅极多晶硅与源极多晶硅被中间氧化层相隔离，源极多晶硅和沟槽侧壁之间的绝缘介质膜由氧化层、氮化硅和氧化层组成，源极多晶硅和沟槽底部之间的绝缘介质膜由氧化层组成；在漏极承受反向偏置时，源极多晶硅对漂移区进行横向耗尽，从沟槽的顶部到底部方向上，氮化硅夹层会使漂移区的电场分布更加均匀。本发明所述屏蔽栅沟槽MOSFET结构能提高器件的击穿电压，降低器件的比导通电阻，进一步提高屏蔽栅沟槽MOSFET的应用范围。

技术领域

本发明属于半导体功率器件技术领域，具体涉及一种屏蔽栅沟槽MOSFET结构及其制造方法。

背景技术

在中低压功率器件领域，基于二维电荷耦合的屏蔽栅沟槽MOSFET具有良好的优值因子、低比导通电阻和低栅电荷等优点，广泛应用于电池管理、电机驱动、同步整流等领域。屏蔽栅沟槽MOSFET已逐渐成为目前最具有竞争力的功率MOSFET器件之一。

图1为传统的屏蔽栅沟槽MOSFET结构示意图，其沟槽内部的栅极多晶硅下方存在一个与源电极相连的多晶硅。源极多晶硅起到体内场板的作用，通过沟槽的侧壁氧化层与漂移区产生横向耗尽，这将在沟槽底部附近引入一个新的电场峰值。然而漂移区中部的电场值相比于两端较低，这种纵向电场的不均匀性将随着沟槽深度加大而愈发严重，导致源极多晶硅不能实现完美的电荷耦合效果，进而使屏蔽栅沟槽MOSFET的应用范围受到限制。

发明内容

为了解决上述问题，本发明提出了一种屏蔽栅沟槽MOSFET结构及其制造方法。

本发明提供的具体技术方案如下：

一种屏蔽栅沟槽MOSFET结构，包括：N型衬底，位于衬底之上的N型外延层，位于外延层顶部的P型阱区，位于P型阱区之上的重掺杂N型源区，P型阱区接触区位于两个N型源区之间，沟槽深入到外延层内部，栅极多晶硅与源极多晶硅被中间氧化层相隔离，源极多晶硅和沟槽侧壁之间的绝缘介质膜由氧化层、氮化硅和氧化层组成，源极多晶硅和沟槽底部之间的绝缘介质膜由氧化层组成，在所述栅极多晶硅和源区上端形成绝缘介质层，在所述介质层中形成阱接触孔，在所述介质层上端和阱接触孔中形成源极金属，在所述衬底背面形成漏极金属。

所述沟槽其深度在5微米至20微米之间，宽度在1微米至3微米之间。

所述沟槽的底部呈圆弧状，且侧壁表面平坦。

所述氮化硅被沟槽的侧壁氧化层所包围。

所述氮化硅的宽度在0.1微米至1微米之间，长度在0.5微米至10微米之间。

上述的屏蔽栅沟槽MOSFET的制造方法，包括如下步骤：

步骤一：在硅衬底上生长外延层；

步骤二：在外延层表面热生长形成氧化层；

步骤三：采用光刻工艺进行刻蚀形成沟槽；

步骤四：采用化学气相淀积工艺在沟槽表面和外延层上方形成氧化层；

步骤五：淀积多晶硅，先用化学机械研磨去除氧化层以上的多晶硅，再用干法刻蚀形成源极多晶硅；

步骤六：采用湿法刻蚀侧壁氧化层，保留沟槽底部的氧化层；

步骤七：在沟槽表面和源极多晶硅表面淀积一层侧壁氧化层；

步骤八：采用化学气相淀积氮化硅来填充沟槽，并回刻至目标深度；

步骤九：采用高密度等离子体化学气相淀积氧化层，然后回刻形成中间氧化层；

步骤十：采用热氧化工艺形成栅极氧化层，淀积栅极多晶硅并回刻至硅表面以下；

步骤十：离子注入并推结分别形成P型基区和N型源区；

步骤十一：形成层间介质、接触孔和正面金属层，对所述正面金属层进行图形化引出栅极和源极；