[发明专利]可扩展的并行卷积数据输出装置及其输出方法

权利要求书

1.一种可扩展的并行卷积数据输出装置，其特征在于，包括：

数据存储器，被配置为存储需要参加卷积的数据子块；

数据读取模块，被配置为向所述数据存储器发送数据读取指令，从所述数据子块中读取大小为K*BW的数据块输出到行缓冲模块，其中，BW＝K+DN-1，DN＝WS/DS，K为卷积核尺寸，WS为所述数据存储器每个地址的字长，DS为每个数据的比特数；

所述行缓冲模块包括K行BW列的缓存和用于输出的DN个通道；所述行缓冲模块被配置为，将来自所述数据读取模块的数据写入所述缓存，当所述缓存的一行写入完成后，将该行的BW个数据通过所述DN个通道输出。

2.如权利要求1所述的可扩展的并行卷积数据输出装置，其特征在于，还包括虚拟计算模块；

所述虚拟计算模块被配置为维护所述行缓冲模块的所述缓存中各行的虚拟状态，根据来自所述数据读取模块的写行号、写列号和写长度更新所述缓存中各行的虚拟状态并反馈至所述数据读取模块，根据所述缓存中各行的虚拟状态计算出读行号和读列号，将所述写行号、写列号、写长度、读行号和读列号发送到所述行缓冲模块；

所述行缓冲模块还被配置为，根据来自所述虚拟计算模块的写行号、写列号和写长度将来自所述数据存储器的数据写入所述缓存中相应的行，以及，根据来自所述虚拟计算模块的读行号和写行号将所述缓存中相应行中的数据输出至相应的通道；

所述数据读取模块还被配置为，根据来自所述虚拟计算模块的所述缓存中各行的虚拟状态生成所述数据读取指令、写行号、写列号和写长度，并且将所述写行号、写列号和写长度发送给所述虚拟计算模块。

3.如权利要求2所述的可扩展的并行卷积数据输出装置，其特征在于，

所述虚拟计算模块还被配置为对发送到所述行缓冲模块的所述写行号、写列号、写长度、读行号和读列号进行延迟，使得所述写行号、写列号、写长度、读行号和读列号到达所述行缓冲模块的时间与相应的数据从所述数据存储器到达所述行缓冲模块的时间相匹配。

4.如权利要求2所述的可扩展的并行卷积数据输出装置，其特征在于，所述数据存储器和所述行缓冲模块有N组，对应同一个所述数据读取模块和同一个所述虚拟计算模块，一个所述数据读取模块同时向N个所述数据存储器输出相同的数据读取指令，一个所述虚拟计算模块同时向N个所述行缓冲模块输出相同的所述写行号、写列号、写长度、读行号和读列号，其中N为大于1的整数。

5.如权利要求1所述的可扩展的并行卷积数据输出装置，其特征在于，所述行缓冲模块还被配置为，当所述缓存的一行写入完成后，将该行的BW个数据在K个时钟周期内通过所述DN个通道输出，其中第j个通道在第i个时钟周期输出该行中第i+j个数据，0≤i＜K,0≤j＜DN。

6.如权利要求2所述的可扩展的并行卷积数据输出装置，其特征在于，所述缓存中各行的虚拟状态包括当前写入行号、当前写入列号、当前输出首点行号、当前输出首点列号。

7.一种可扩展的并行卷积数据输出装置的输出方法，其特征在于，所述装置包括数据存储器和行缓冲模块，所述数据存储器存储有需要参加卷积的数据子块，所述行缓冲模块包括K行BW列的缓存和用于输出的DN个通道，所述方法包括：

向所述数据存储器发送数据读取指令，从所述数据子块中读取大小为K*BW的数据块到行缓冲模块，其中，BW＝K+DN-1，DN＝WS/DS，K为卷积核尺寸，WS为所述数据存储器每个地址的字长，DS为每个数据的比特数；

所述行缓冲模块将来自所述数据读取模块的数据写入所述缓存，当所述缓存的一行写入完成后，将该行的BW个数据通过所述DN个通道输出。