[发明专利]一种高码速率窄相关器产生方法及装置

权利要求书

1.一种高码速率窄相关器产生方法，其特征在于，包括以下步骤：

将本地码序列存储在逻辑器件存储器中，所述本地码序列为0/1电平伪随机序列；

对所述本地码序列进行电平变换，保持1电平不变，将0电平变换为-1电平；

对电平转换后的所述本地码序列进行分数时钟延迟，以获得超前序列、即时序列和滞后序列；其中，所述超前序列和即时序列之间的相关间距，以及所述滞后序列和技术序列之间的相关间距均为0.1个码片。

2.根据权利要求1所述的高码速率窄相关器产生方法，其特征在于，确定系统时钟为250MHz，码速率为100MHz，超前/滞后相关间距为0.1个码片，此时，拟产生三个码序列，分别为滞后0.1个码片超前序列、滞后0.2个码片即时序列和滞后0.3个码片滞后序列；基于此，确定需要对电平转换后的所述本地码序列延迟的时钟周期分别为0.04、0.08和0.12；通过0.04、0.08和0.12设计分数延迟滤波器，计算得到3个分数延迟滤波器的参数；利用上述三个分数延迟滤波器对电平转换后的所述本地码序列分别进行分数延迟滤波，以获得超前序列、即时序列和滞后序列。

3.根据权利要求2所述的高码速率窄相关器产生方法，其特征在于，所述分数延迟滤波器为低阶分数延迟滤波器。

4.根据权利要求1所述的高码速率窄相关器产生方法，其特征在于，在系统时钟的驱动下，利用数控振荡器方法不断更改递增查询地址，实时读取产生本地码序列。

5.根据权利要求2所述的高码速率窄相关器产生方法，其特征在于，时钟周期通过以下方式确定：

滞后的码片数*(码速率/系统时钟)。

6.一种高码速率窄相关器产生装置，其特征在于，包括：

逻辑器件存储器，用于将本地码序列存储在逻辑器件存储器中，所述本地码序列为0/1电平伪随机序列；

电平变换器，用于对所述本地码序列进行电平变换，保持1电平不变，将0电平变换为-1电平；

分数时钟延迟器，用于对电平转换后的所述本地码序列进行分数时钟延迟，以获得超前序列、即时序列和滞后序列；其中，所述超前序列和即时序列之间的相关间距，以及所述滞后序列和技术序列之间的相关间距均为0.1个码片。

7.根据权利要求6所述的高码速率窄相关器产生装置，其特征在于，确定系统时钟为250MHz，码速率为100MHz，超前/滞后相关间距为0.1个码片，此时，拟产生三个码序列，分别为滞后0.1个码片超前序列、滞后0.2个码片即时序列和滞后0.3个码片滞后序列；基于此，确定需要对电平转换后的所述本地码序列延迟的时钟周期分别为0.04、0.08和0.12；通过0.04、0.08和0.12设计分数延迟滤波器，计算得到3个分数延迟滤波器的参数；利用上述三个分数延迟滤波器对电平转换后的所述本地码序列分别进行分数延迟滤波，以获得超前序列、即时序列和滞后序列。

8.根据权利要求6所述的高码速率窄相关器产生装置，其特征在于，所述分数延迟滤波器为低阶分数延迟滤波器。

9.根据权利要求6所述的高码速率窄相关器产生装置，其特征在于，在系统时钟的驱动下，利用数控振荡器方法不断更改递增查询地址，实时读取产生本地码序列。

10.根据权利要求7所述的高码速率窄相关器产生装置，其特征在于，时钟周期通过以下方式确定：

滞后的码片数*(码速率/系统时钟)。