[发明专利]数据请求处理电路、方法及其缓存电路和处理器

说明书

本申请提供一种数据请求处理电路、方法、及其缓存电路和处理器，该电路包括：下游数据处理模块、数据请求管理模块以及上游管理模块；下游数据处理模块用于将获取的目标下游数据传输给上游管理模块；其中，目标下游数据通过缓存缺失的目标数据请求在下游内存中读取获得；数据请求管理模块用于将目标下游数据关联的目标数据请求信息传输给上游管理模块；上游管理模块用于将目标下游数据和关联的目标数据请求信息传输给上游设备，以响应目标数据请求，由于本方案是直接将目标下游数据传输给上游，因此，本方案设计的数据请求处理电路无需对缓存进行写入和读取，进而提高缓存未命中的数据请求的响应时间和功耗。

技术领域

本申请涉及处理器技术领域，具体而言，涉及一种数据请求处理电路、方法、及其缓存电路和处理器。

背景技术

目前处理器的缓存电路在缓存未命中(cache miss)时会存在较大开销，为了能在缓存未命中情况下不会阻塞上游继续运行，缓存电路引入未命中状态处理寄存器(Missstatus Handling Registers，MSHR)电路来完成非阻塞缓存的实现。

在传统的MSHR电路中，当下游数据返回时，MSHR电路首先会将下游数据写进缓存的数据随机存取存储器(Data RAM)中，然后再从Data RAM中读取存储的下游数据返回给上游，实现对应数据请求的响应。

但上述方式需要将返回的下游数据写入Data RAM并从Data RAM中读出，而读写需要耗费大量的时间长度，从而造成数据请求效率低的问题。

发明内容

本申请实施例的目的在于提供一种数据请求处理电路、方法、及其缓存电路和处理器，用以解决传统的MSHR电路存在的效率低的问题。

第一方面，本发明提供一种数据请求处理电路，该电路包括：下游数据处理模块、数据请求管理模块以及上游管理模块；下游数据处理模块用于将获取的目标下游数据传输给上游管理模块；其中，目标下游数据通过缓存缺失的目标数据请求在下游内存中读取获得；数据请求管理模块用于将目标下游数据关联的目标数据请求信息传输给上游管理模块；上游管理模块用于将目标下游数据和关联的目标数据请求信息传输给上游设备，以响应目标数据请求。

上述设计的数据请求处理电路，本方案通过下游数据处理模块在得到目标下游数据时，直接将获取的目标下游数据传输给上游管理模块，并且通过数据请求管理模块将目标下游数据关联的目标数据请求信息传输给上游管理模块，通过上游管理模块将得到的目标下游数据和关联的目标数据请求信息传输给上游设备，从而响应目标数据请求，由于本方案是直接将目标下游数据传输给上游，因此，本方案设计的数据请求处理电路无需对Data RAM进行写入和读取，进而提高缓存未命中的数据请求的响应时间和功耗。

在第一方面的可选实施方式中，下游数据处理模块与上游管理模块电连接，数据请求管理模块与上游管理模块电连接，上游管理模块用于与上游设备电连接。

在第一方面的可选实施方式中，该电路还包括缓存模块，下游数据处理模块与缓存模块电连接；下游数据处理模块还用于将目标下游数据写入缓存模块中。本实施方式将目标下游数据写入缓存模块40中存储，从而使得目标数据请求在下一次访问时实现缓存命中，从而直接从缓存中读取，提高访问效率并降低功耗。

在第一方面的可选实施方式中，数据请求管理模块存储有多个缓存缺失的数据请求；数据请求模块还用于在多个缓存缺失的数据请求中，确定所述目标下游数据关联的目标数据请求，以获取目标数据请求的目标数据请求信息。