[实用新型]一种自校准比较器电路、集成电路和电子设备

说明书

本申请提供一种自校准比较器电路、集成电路和电子设备，涉及集成电路技术领域。一种自校准比较器电路，包括：比较器，将输入信号差分输出为第一信号和第二信号；缓冲器，将所述第一信号和所述第二信号整形输出为第三信号和第四信号；鉴相器，检测所述第三信号和所述第四信号的相位差，并根据所述相位差输出校准信号；沿校准电路，将所述第三信号和所述第四信号转换为第五信号，并且使所述第五信号的上升沿和下降沿分别对准所述校准信号的下降沿。根据本申请实施例的比较器电路，可自动校准上升延迟和下降延迟，并使上升延迟和下降延迟保持一致。

技术领域

本申请涉及集成电路技术领域，具体而言，涉及一种自校准比较器电路、集成电路和电子设备。

背景技术

比较器使用广泛，是最常见的电路之一。在很多应用中，如信号识别、电机控制等，对比较器的延迟特性有着较为严格的要求，尤其是比较器的上升延迟和下降延迟，希望尽可能的保持一致。但由于受到工艺偏差等因素的影响，而比较器输出级的上拉能力和下拉能力会出现差异，这样的差异，会导致其输出信号与输入信号相比，上升延迟和下降延迟有所不同。

例如，用比较器去比较某一输入信号，理想比较器的上升延迟和下降延迟一致，因此理想输出信号的高电平时间和低电平时间不会发生改变。

如果比较器输出级的上拉能力强于下拉能力，上升延迟就会小于下降延迟，导致输出信号的高电平时间被扩大。在一些应用中，该现象会导致问题的出现，比如，在使用比较器进行信号识别时，如果比较器的上升延迟和下降延迟有较大差异，就有可能导致识别出的信号占宽比发生较大的变化，从而无法满足信号的时序要求。

实用新型内容

本申请提供一种自校准比较器电路、集成电路和电子设备，可自动校准比较器的上升延迟和下降延迟，使它们保持一致，并选择上升延迟和下降延迟中最小的延迟作为校准值。

根据本申请的一方面，提供一种自校准比较器电路，包括：比较器，将输入信号差分输出为第一信号和第二信号；缓冲器，将所述第一信号和所述第二信号整形输出为第三信号和第四信号；鉴相器，检测所述第三信号和所述第四信号的相位差，并根据所述相位差输出校准信号；沿校准电路，将所述第三信号和所述第四信号转换为第五信号，并且使所述第五信号的上升沿或下降沿对准所述校准信号的下降沿。

根据一些实施例，所述第一信号和所述第二信号振幅相同、相位相反。

根据一些实施例，所述第一信号和所述第二信号存在上升延迟和下降延迟，且所述第一信号和所述第二信号的上升延迟和下降延迟存在差异。

根据一些实施例，所述第三信号和所述第四信号的上升延迟和下降延迟与所述第一信号和所述第二信号的上升延迟和下降延迟相同，且存在所述相位差。

根据一些实施例，所述校准信号的高电平或低电平为所述相位差。

根据一些实施例，所述校准信号的脉冲宽度为所述第一信号和所述第二信号的上升延迟和下降延迟的时间差。

根据一些实施例，所述沿校准电路，在所述校准信号处于低电平时工作；在所述校准信号处于高电平时保持之前的状态。

根据一些实施例，所述第五信号为单端信号且所述第五信号的上升延迟和下降延迟相等。

根据一些实施例，所述第五信号的上升延迟和下降延迟均为所述第一信号和所述第二信号的上升延迟和下降延迟中的较大值。

根据一些实施例，所述比较器电路还包括：位移器，对所述第五信号的周期进行校准，并输出为输出信号。

根据一些实施例，所述位移器将所述第一信号和所述第二信号的上升延迟和下降延迟中的较小值为所述输出信号相对于所述输入信号的校准值。

根据一些实施例，所述位移器将所述第五信号的上升沿和下降沿提前一个所述校准信号的脉冲宽度，生成所述输出信号。