[实用新型]一种8位元传输的SPI闪存控制芯片

说明书

本实用新型公开了一种8位元传输的SPI闪存控制芯片，包括用于与SPI主芯片连接的SPI界面和用于与并口NAND Flash连接的并口NAND控制芯片；并口NAND控制芯片中至少包括微处理器模块和数据缓存模块；微处理器模块与数据缓存模块相连进行信息通讯；数据缓存模块与SPI界面相连进行信息通讯；SPI的界面内包括1bit/8bit界面切换电路，所述1bit/8bit界面切换电路与微处理器模块相连进行信息通讯，用于接收将1bit通讯模式切换为8bit通讯模式的切换指令；依使用者下命令可切换8bit通讯模式，在低速通讯时增加资料吞吐量。

技术领域

本实用新型属于SPI NAND Flash控制芯片、IoT嵌入式系统储存领域，具体涉及一种8位元传输的SPI闪存控制芯片。

背景技术

SPI NAND Flash通讯使用SPI通讯方式，常见封装为WSON8(8mm*6mm)，有8个连接脚，分别为VCC、GND、CS、CLK、DI、DO、WP、HOLD。SPI透过四条信号线完成通讯，包括CS芯片选择、CLK时钟源、DI串列输入、DO串列输出，具有通讯协定简单、所需连接Pin数少的优点。

SPI NAND Flash的特点为小巧且通讯协定简单，其通讯传输界面多为1bit、2bit，最大到4bit，并且界面操作速度可达108MHz，以此达到大量资料吞吐的需求，然而在面对有大量资料传输需求且主芯片(Host)IO界面只能达到50MHz之下的状况，其4bit通讯是无法被满足的。

SPI通讯协定简单，让主芯片可不需外加界面硬件就可以实现外围设备的连接通讯，只需依靠GPIO就可实现SPI通讯，而在IoT的应用上，小型化和省电的考量中，多采用中、低速工作频率的主芯片(Host)来做SoC的核心，因此通讯界面速度一般为15MHz～50MHz之间，以至于SPI NAND Flash(SPI装置)的界面速度，将不再是提高资料吞吐量的关键，而是传轮的位元数。

实用新型内容

实用新型目的：为解决中、低速主芯片的大量资料传输的需求，本实用新型提出了一种8位元传输的SPI闪存控制芯片。

技术方案：一种8位元传输的SPI闪存控制芯片，包括用于与SPI主芯片连接的SPI界面和用于与并口NAND Flash连接的并口NAND控制芯片；

所述的并口NAND控制芯片中至少包括微处理器模块和数据缓存模块；所述微处理器模块与数据缓存模块相连进行信息通讯；所述数据缓存模块与SPI界面相连进行信息通讯；

所述SPI的界面内包括1bit/8bit界面切换电路，所述1bit/8bit界面切换电路与微处理器模块相连进行信息通讯，用于接收将1bit通讯模式切换为8bit通讯模式的切换指令；

该1bit/8bit界面切换电路包括8个暂存器、8个多工器和用于计数接收的SPI的bit数的Bit Count电路；位左的暂存器的输出端口与多工器的一输入端口连接，多工器的另一输入端口接入外部信号，多工器的输出端口与位右的寄存器的输入端口连接；每个多工器受切换指令控制，当在1bit通讯模式时，通过时钟信号控制向右移位1位，每向右位移一位元，Bit Count电路加一，当Bit Count计数到8时，通知数据缓存模块以内部8位元方式存放；仅当在8bit通讯模式时，经多工器断开暂存器的位移功能，直通外部信号存入暂存器中，当Bit Count计数到1时，通知数据缓存模块以内部8位元方式存放。

进一步的，所述的并口NAND控制芯片还包括模拟模块、错误修正码模块和并口闪存协议模块；其中，微处理器模块通过模拟模块接入电源，所述错误修正码模块与数据缓存模块相连进行信息通讯，所述并口闪存协议模块与错误修正码模块相连进行信息通讯，该并口闪存协议模块用于与并口NAND Flash连接。

进一步的，采用BGA封装方式进行封装。

进一步的，与并口NAND Flash合封。