[实用新型]一种POGO PIN公端连接器及POGO PIN连接器

权利要求书

1.一种POGO PIN公端连接器，其特征在于，包括壳体及设置在所述壳体的预设面上的第一电源引脚、第二电源引脚、第一接地引脚、第二接地引脚、第一功能引脚及第二功能引脚；

所述第一电源引脚、所述第一功能引脚及所述第一接地引脚依次排列，所述第二电源引脚、所述第二功能引脚及所述第二接地引脚依次排列，所述第一电源引脚与所述第二电源引脚以所述预设面的中心呈中心对称，所述第一功能引脚与所述第二功能引脚以所述预设面的中心呈中心对称，所述第一接地引脚与所述第二接地引脚以所述预设面的中心呈中心对称。

2.如权利要求1所述的POGO PIN公端连接器，其特征在于，所述第一功能引脚包括第一控制引脚，所述第二功能引脚包括第二控制引脚，所述POGO PIN公端连接器还包括第一电阻、第二电阻、第一可控开关、第三电阻、第四电阻及第二可控开关；

所述第一可控开关的控制端与CPU连接，第一端接系统地，第二端与所述第一电阻的一端连接，所述第一电阻的另一端分别与所述第二电阻的一端和所述第一控制引脚连接，所述第二电阻的另一端与电源连接；所述第二可控开关的控制端与所述CPU连接，第一端接系统地，第二端与所述第三电阻的一端连接，所述第三电阻的另一端分别与所述第四电阻的一端和所述第二控制引脚连接，所述第四电阻的另一端与所述电源连接；

所述第一可控开关用于在所述CPU的信号为高电平时导通，在所述CPU的信号为低电平时断开；

所述第二可控开关用于在所述CPU的信号为高电平时导通，在所述CPU的信号为低电平时断开。

3.如权利要求2所述的POGO PIN公端连接器，其特征在于，所述第一可控开关为第一NPN三极管，所述第二可控开关为第二NPN三极管；

所述第一NPN三极管的集电极作为所述第一可控开关的第二端，基极作为所述第一可控开关的控制端，发射极作为所述第一可控开关的第一端；

所述第二NPN三极管的集电极作为所述第二可控开关的第二端，基极作为所述第二可控开关的控制端，发射极作为所述第二可控开关的第一端。

4.如权利要求1所述的POGO PIN公端连接器，其特征在于，所述第一功能引脚包括依次排列的第一控制引脚、USB+引脚、Signal-TX+引脚及Signal-TX-引脚，所述第二功能引脚包括依次排列的第二控制引脚、USB-引脚、Signal-RX+引脚及Signal-RX-引脚；

所述第一控制引脚与所述第二控制引脚以所述预设面的中心呈中心对称，所述USB+引脚与所述USB-引脚以所述预设面的中心呈中心对称，所述Signal-TX+引脚与所述Signal-RX+引脚以所述预设面的中心呈中心对称，所述Signal-TX-引脚与所述Signal-RX-引脚以所述预设面的中心呈中心对称。

5.如权利要求1所述的POGO PIN公端连接器，其特征在于，所述第一功能引脚包括第一控制引脚，所述第二功能引脚包括第二控制引脚，所述POGO PIN公端连接器还包括第五电阻，所述第五电阻的第一端与电源连接，第二端与CPU的采样端连接，所述第五电阻的第二端还用于与POGO PIN母端连接器中的第一控制引脚或者第二控制引脚连接，所述POGO PIN母端连接器中的第一控制引脚通过第六电阻接系统地，所述POGO PIN母端连接器中的第二控制引脚通过第七电阻接系统地，所述第六电阻和所述第七电阻的阻值不同，以便所述CPU通过所述采样端的电压值确定所述POGO PIN公端连接器和所述POGO PIN母端连接器的连接方式。

6.如权利要求5所述的POGO PIN公端连接器，其特征在于，还包括二极管，所述二极管的阳极分别与所述CPU的采样端及所述第五电阻的第二端连接，阴极用于与POGO PIN母端连接器中的第一控制引脚或者第二控制引脚连接。