[实用新型]增进打线接合承受力的芯片封装的凸块结构

权利要求书

1.一种增进打线接合承受力的芯片封装的凸块结构，该芯片封装包含一芯片、至少一介电层及至少一凸块；其中该芯片具有一第一表面及至少一内部线路，该第一表面上设有至少一晶垫及至少一保护层，其中该芯片是由一晶圆上所分割下来形成；其中每一该介电层对应地覆盖设于该芯片的该第一表面上，每一该介电层具有至少一开口且每一该开口与该芯片的每一该晶垫位置对应；其中每一该凸块设于每一该介电层的每一该开口内并向上露出，且每一该凸块为一层状堆叠结构体且电性连接地设于该芯片的每一该晶垫的顶面上；其中，该芯片封装与该电子元件在进行打线接合作业时通过一焊线电性连接在一起，以在每一该凸块上形成一第一焊点与一电子元件上形成一第二焊点；其特征在于：

每一该凸块是一由每一该晶垫的顶面上往上依序包括一镍层及一金层所组成且具有一定厚度的金属堆叠结构体，其中每一该凸块的整体厚度设定为4.5～20微米，以此增进每一该凸块的结构强度以承受来自打线接合作业或形成该第一焊点时所产生的正压力，使该芯片的每一该内部线路不会因该正压力而受到破坏，而使每一该内部线路能容许通过或安排在每一该晶垫的下方。

2.如权利要求1所述的芯片封装的凸块结构，其特征在于，该金层在每一该凸块中的所占的厚度为0.005～0.2微米，每一该凸块其余的厚度为该镍层的厚度。

3.一种增进打线接合承受力的芯片封装的凸块结构，该芯片封装包含一芯片、至少一介电层及至少一凸块；其中该芯片具有一第一表面及至少一内部线路，该第一表面上设有至少一晶垫及至少一保护层，其中该芯片是由一晶圆上所分割下来形成；其中每一该介电层对应地覆盖设于该芯片的该第一表面上，每一该介电层具有至少一开口且每一该开口与该芯片的每一该晶垫位置对应；其中每一该凸块设于每一该介电层的每一该开口内并向上露出，且每一该凸块为一层状堆叠结构体且电性连接地设于该芯片的每一该晶垫的顶面上；其中，该芯片封装与该电子元件在进行打线接合作业时通过一焊线电性连接在一起，以在每一该凸块上形成一第一焊点与一电子元件上形成一第二焊点；其特征在于：

每一该凸块是一由每一该晶垫的顶面上往上依序包括一镍层、一钯层及一金层所组成且具有一定厚度的金属堆叠结构体，其中每一该凸块的整体厚度设定为4.5～20微米，以此增进每一该凸块的结构强度以承受来自打线接合作业或形成该第一焊点时所产生的正压力，使该芯片的每一该内部线路不会因该正压力而受到破坏，而使每一该内部线路能容许通过或安排在每一该晶垫的下方。

4.如权利要求3所述的芯片封装的凸块结构，其特征在于，该金层在每一该凸块中的所占的厚度为0.005～0.2微米，该钯层在每一该凸块中的所占的厚度为0.005～0.3微米，每一该凸块其余的厚度为该镍层的厚度。