[实用新型]一种降低触控面板FPC与IC间电阻的走线结构

说明书

本实用新型公开一种降低触控面板FPC与IC间电阻的走线结构，其包括FPC和驱动IC，触控面板具有由下至上层叠设置的SD层、CM层和BC层；FPC的一端接入VCOM信号，FPC的另一端与触控面板中作为数据线的SD层电连接，SD层通过CH1孔与BC层电连接，BC层通过CH2孔与CM层电连接，完成SD层到CM层的跳层，驱动IC的IC PAD全部位于触控面板的CM层。本实用新型通过增加金属面积和通过孔的数量，可使Bonding电阻值R达到极小化。

技术领域

本实用新型涉及面板显示技术，尤其涉及一种降低触控面板FPC与IC间电阻的走线结构。

背景技术

随着有TIC技术的进度发展，针对TIC(touch in cell)面板显示设计要求愈高，窄边框设计深得人心。但若使用下沉式IC时，为了更好的刷新率和显示效果，往往采用 dualtrace走线。因P检需要检查棋盘格画面，故造成第三金属层与IC gold bump接触面积减少，更甚出现Senor量不足风险，造成SNR比下降，因此如何保证SNR可靠性，是亟需解决的问题。

如图1或2所示，现有技术中第二共同电压VCOM_E输入VCOM信号，经由FPC第二金属走线(M2)出处直接与IC相连，IC Pad的一半位于M2并与FPC电连接，IC Pad的另一半位于M3。此时M3的面积只占IC Pad面积一半，信号通过CH层与ITO层进行跳层，此时电阻值为R1。即IC PAD金属面积小（M3占比少）和通过孔数量少（CH洞数量不足），容易造成Bonding过程中电阻R过大。Bonding过程即为在PANEL与GLASS按照一定要求进行组合，能够使屏幕显示更加清晰。

发明内容

本实用新型的目的在于提供一种降低触控面板FPC与IC间电阻的走线结构。

本实用新型采用的技术方案是：

一种降低触控面板FPC与IC间电阻的走线结构，其包括FPC和驱动IC，触控面板具有由下至上层叠设置的SD层、CM层和BC层；FPC的一端接入VCOM信号，FPC的另一端与触控面板中作为数据线的SD层电连接，SD层通过CH1孔与BC层电连接，BC层通过CH2孔与CM层电连接，完成SD层到CM层的跳层，驱动IC的IC PAD全部位于触控面板的CM层。

进一步地，触控面板具有第一基板，第一基板包括多个像素，像素包括像素电极架构，像素电极架构包括作为栅极线的GE层、作为数据线的SD层、薄膜晶体管开关结构和作为像素电极的PE层，像素电极的PE层通过VA洞电连接作为第三金属层的CM层，第一基板上形成有与像素电极面对的作为公共电极的BC层的衬底、栅极驱动器GATE、数据驱动器SOURCE和共同电压产生部分；薄膜晶体管的栅极和源极连接至数据线，薄膜晶体管的漏极连接至像素电极，共同电压产生部分输出VCOM信号。。

进一步地，VCOM信号包括第一共同电压Vcom_O和第二共同电压Vcom_E，第一共同电压Vcom_O施加于存在于靠近栅极驱动器的位置的第一位置的共同电极上，第二共同电压Vcom_E施加于存在于远离栅极的位置的第二位置的共同电极上；且共同电压产生部分可调节第二公共电压Vcom_E和第一公共电压Vcom_O之间的差值。

进一步地，第二共同电压Vcom_E的电压大于第一共同电压Vcom_O。

本实用新型采用以上技术方案，VCOM信号经FPC第二金属走线在触控面板的SD层（即第二金属层M2)处通过CH1到BC层，CM层通过CH2洞（第二金属过孔）与BC层（即ITO层）进行跳层，即通过CH1到BC层到CM层的路径提前进行金属跳层至IC PAD所在CM层（即第二金属层M3），此时VCOM信号可以直接进入IC PAD且CM层可占IC PAD面积全部；此时由于CM层占ICPAD面积全部，使得电阻值为常规电阻值R1的1/2。本实用新型通过增加金属面积和通过孔的数量，可使Bonding电阻值R达到极小化。

附图说明

以下结合附图和具体实施方式对本实用新型做进一步详细说明；