[实用新型]半导体装置

说明书

一种半导体装置，包括栅极结构。栅极结构包括栅极介电层，n型功函数层埋置于栅极介电层中，介电盖层埋置于n型功函数层中，以及p型功函数层埋置于介电盖层中。栅极结构的上表面露出n型功函数层的上表面、介电盖层的上表面、与p型功函数层的上表面。半导体结构亦包括第一金属盖位于n型功函数层上，以及第二金属盖位于该p型功函数层上。第一金属盖与第二金属盖分开且不形成于介电盖层上。

技术领域

本实用新型实施例涉及半导体装置，尤其涉及栅极电阻降低的半导体装置。

背景技术

半导体集成电路产业已经历指数成长。集成电路材料与设计的技术进展使每一代的集成电路比前一代具有更小且更复杂的电路。在集成电路的演进中，功能密度(单位芯片面积的内连线装置数目)通常随着几何尺寸(比如采用的制作工艺所能产生的最小构件或线路)缩小而增加。尺寸缩小的工艺通常有利于增加产能并降低相关成本。尺寸缩小亦会增加处理与制造集成电路的复杂度。

举例来说，随着晶体管构件的尺寸持续缩小，栅极电阻可能不利地增加。栅极电阻增加会负面影响装置效能如速度。因此虽然现有的半导体装置通常符合预期目的，但无法完全符合所有方面的需求。

实用新型内容

本实用新型的目的在于提出一种半导体装置，以解决上述至少一个问题。

本实用新型一例示性的实施例关于半导体装置。半导体装置包括有源区；栅极结构直接位于有源区上并包括：p型功函数层，介电盖层沿着p型功函数层的侧壁表面与下表面延伸，n型功函数层沿着介电盖层的侧壁表面与下表面延伸，以及栅极介电层与介电盖层隔有n型功函数层。栅极结构的上表面包括n型功函数层的上表面、介电盖层的上表面、与p型功函数层的上表面。半导体装置亦包括导电盖层，其包括第一部分位于n型功函数层的上表面上以及第二部分位于p型功函数层的上表面上，且第一部分与第二部分分开。

根据本实用新型其中的一个实施方式，该第一部分的厚度小于该第二部分的厚度。

根据本实用新型其中的一个实施方式，该第一部分的宽度小于该第二部分的厚度。

根据本实用新型其中的一个实施方式，还包括：一介电保护层，位于该导电盖层上，其中该第一部分与该第二部分隔有该介电保护层的一部分。

根据本实用新型其中的一个实施方式，还包括：一接点通孔，延伸穿过该介电保护层并电性耦接至该栅极结构，其中该接点通孔直接接触该导电盖层的该第二部分。

本实用新型另一例示性的实施例关于半导体装置。半导体装置包括n型晶体管，其包括纳米结构的第一堆叠，以及第一栅极结构位于纳米结构的第一堆叠上。第一栅极结构包括栅极介电层，n型功函数层埋置于栅极介电层中，介电盖层埋置于n型功函数层中，以及p型功函数层埋置于介电盖层中。第一栅极结构的上表面露出栅极介电层的上表面、n型功函数层的上表面、介电盖层的上表面、与p型功函数层的上表面。半导体装置亦包括第一导电盖层位于p型功函数层上；以及第二导电盖层位于p型功函数层上。第一导电盖层的组成与第二导电盖层的组成相同。

根据本实用新型其中的一个实施方式，该第一导电盖层围绕该第二导电盖层，且该第一导电盖层与该第二导电盖层分开。

根据本实用新型其中的一个实施方式，该第一导电盖层与该第二导电盖层不位于该介电盖层的上表面上。

根据本实用新型其中的一个实施方式，该第一导电盖层不位于该栅极介电层的上表面上。

根据本实用新型其中的一个实施方式，还包括：一p型晶体管，包括：多个纳米结构的一第二堆叠；一第二栅极结构，位于多个所述纳米结构的该第二堆叠上，且包括：一栅极介电层，该p型功函数层，位于该栅极介电层上，以及一第三导电盖层，位于该p型功函数层上，其中该第二栅极结构不含该n型功函数层与该介电盖层，其中该第三导电盖层的组成与该第二导电盖层的组成相同，以及其中该第三导电盖层的厚度与该第二导电盖层的厚度相同。

附图说明