[实用新型]钳位电路及输入输出接口电路

权利要求书

1.一种钳位电路，其特征在于，包括第一闭环负反馈模块、开关控制模块和输出开关管；

所述第一闭环负反馈模块与所述开关控制模块连接，所述开关控制模块的第一输出端与所述输出开关管的控制端连接，所述开关控制模块的第二输出端与所述输出开关管的第一端连接；所述输出开关管的第一端用于输出第一端点信号、第二端接地；

所述第一闭环负反馈模块，用于接收第一电压和偏置电压并根据所述第一电压和所述偏置电压输出第二电压，所述第二电压大于输入低电平阈值电压；

所述开关控制模块，用于接收开关控制信号、第二端点信号和所述第二电压，在所述第一端点信号的电平超过所述输入低电平阈值电压时控制所述输出开关管的控制端的电压等于所述第二电压，以钳位所述第一端点信号至所述第二电压。

2.如权利要求1所述的钳位电路，其特征在于，还包括第二闭环负反馈模块；

所述第二闭环负反馈模块与所述第一闭环负反馈模块的输入端连接，用于接收输入信号并输出所述第一电压；所述第二电压跟随所述输入信号的电压变化。

3.如权利要求2所述的钳位电路，其特征在于，所述第一闭环负反馈模块包括第一晶体管、第二晶体管、第三晶体管、第一电流源和第二电流源；

所述第一电流源的输出端与所述第一晶体管的源极和所述第二晶体管的漏极均连接；所述第一晶体管的栅极连接所述偏置电压，所述第二晶体管的栅极连接所述第一电压；所述第一晶体管的漏极与所述第二电流源的输入端连接，所述第二电流源的输出端接地；所述第二晶体管的源极与所述第三晶体管的漏极连接，所述第三晶体管的栅极与所述第一晶体管的漏极连接，所述第三晶体管的源极接地。

4.如权利要求3所述的钳位电路，其特征在于，所述开关控制模块包括第一开关、第二开关和第四晶体管；

所述第一开关的一端与所述第二晶体管的源极连接、另一端与所述输出开关管的第二端连接、开关控制端接收所述开关控制信号；

所述第二开关的一端与所述第三晶体管的栅极连接、另一端与所述输出开关管的控制端和所述第四晶体管的漏极连接、开关控制端接收所述开关控制信号；

所述第四晶体管的栅极接收所述第二端点信号、源极接地。

5.如权利要求4所述的钳位电路，其特征在于，所述第二闭环负反馈模块包括运算放大器、第五晶体管和第三电流源；

所述运算放大器的同相输入端接收所述输入信号、反向输入端与所述第五晶体管的源极连接；

所述第五晶体管的栅极与所述运算放大器的输出端和所述第四晶体管的栅极连接、漏极接电源电压、源极与所述第三电流源的输入端连接，所述第三电流源的输出端接地；所述第五晶体管的栅极输出所述第一电压。

6.如权利要求5所述的钳位电路，其特征在于，所述钳位电路满足以下公式：

S1/S2＝I1/I2；

其中，S1为所述第五晶体管的沟道宽长比，S2为所述第二晶体管的沟道宽长比，I1为流过所述第五晶体管的电流，I2为流过所述第二晶体管的电流。

7.如权利要求5所述的钳位电路，其特征在于，所述开关控制模块还包括第一反相器、第二反相器和与门；

所述第一反相器的输入端接收第一使能信号、输出端与所述与门的第一输入端连接；所述与门的第二输入端接收第二使能信号，所述与门的输出端输出所述开关控制信号；所述第二反相器的输入端接收所述第二使能信号、输出端与所述第四晶体管的栅极连接；

所述第一使能信号与所述第一端点信号相关，所述第二使能信号与所述第二端点信号相关。

8.如权利要求7所述的钳位电路，其特征在于，所述第一闭环负反馈模块还包括电容；

所述电容的一端与所述第一晶体管的源极连接、另一端与所述第二晶体管的漏极连接。

9.如权利要求8所述的钳位电路，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管和所述第五晶体管均为NMOS晶体管。

10.一种输入输出接口电路，其特征在于，包括第三反相器、比较器、第六晶体管和如权利要求1-9中任意一项所述的钳位电路；

所述第三反相器的输入端与第一输入输出端口和所述第六晶体管的漏极连接、输出端与所述钳位电路连接，用于输出开关控制信号；所述第六晶体管的栅极与所述比较器的输出端连接，所述第六晶体管的源极接地；所述比较器的负输入端与第二输入输出端口和所述钳位电路的输出端均连接、正输入端接收输入低电平阈值电压。