[发明专利]一种多阵列粗粒度可重构架构的多层级并行性开发方法

说明书

本发明公开了一种多阵列粗粒度可重构架构的多层级并行性开发方法，涉及粗粒度可重构架构编译器领域。输入的C++文件经过Polygeist处理成由MLIR中Affine方言和SCF方言组成的中间表达式；任务进行循环级的优化，并使用并行性分析和阵列间映射算法来开发高层次的任务级并行性和数据级并行性，并行信息通过CGRA方言形式进行存储，MLIR的方言会被翻译回带有并行信息的编辑后的C++文件；编辑后的C++文件经过Clang生成低级别的中间表达式，通过阵列内的映射算法开发循环级并行性和指令级并行性；在整合阵列间信息后，最终生成配置文件，完成整个流程。本发明降低映射复杂度，开发多层次的并行性，有效提升映射性能；扩展性强，可以与不同的阵列内映射方法进行组合和协同工作。

技术领域

本发明涉及粗粒度可重构架构编译器领域，尤其涉及一种多阵列粗粒度可重构架构的多层级并行性开发方法。

背景技术

粗粒度可重构架构(coarse-grained reconfigurable architecture,CGRA)是一类有较高能效比和较好灵活性的加速架构，因此，它被广泛应用于计算密集型应用程序，例如图像处理，信号处理、机器学习等。

随着大数据时代的到来，CGRA的规模也日益增长。而由于对配置速度的需求、互连代价和收益等问题，单阵列CGRA的规模受到限制。而多阵列CGRA将单阵列CGRA通过片上的互联结构进行相连，使得不同的阵列以独立的个体进行运行。图1展示了多阵列CGRA的典型架构，其包含了M×N个阵列(processing element array，PEA)，每个阵列之间通过片上互联，如片上网络(network on chip)、环状互联等互联方式进行数据交互。

不同应用程序可能包含不同的循环结构和依赖，每个循环语句之间可能存在数据交互，其中每个循环都可以被认为是一个加速任务。在多阵列CGRA中，每个阵列可以执行不同的任务、也可以执行相同任务内的不同迭代。阵列内都有若干个处理单元(processingelement,PE)，并且可以通过软流水技术执行计算。编译器通过将程序的不同任务的循环内核部分抽象为数据流图(data flow graph,DFG)并将其映射到不同的阵列和处理单元上。

粗粒度可重构架构的编译器会将加速程序的循环内核部分进行提取，并将其抽象为数据流图进行映射，映射会将每个算子映射到PE上并生成相应的配置信息。由于CGRA的映射已被证明为NP完全问题[1]，所以很多工作都聚焦于如何通过优化映射算法来提升映射速度、实现更高的性能。[1]提出的EPIMap将映射问题转换成一种图的同态满射问题，并引入重计算机制，减少重复资源的使用。[2]提出的REGIMap在EPIMap的基础上，增加了对PE内部的本地寄存器的利用。[3]提出的MEMmap在此基础上，将片上数据存储器结合在映射问题的考虑中，并设计了一种基于双缓冲的内存管理机制。[4]提出的RAMP则在映射前兼顾考虑各种资源。[5]指出时间域映射(调度)应该有更高的优先级，因此重新划分调度和映射之间的分界点，在调度期间充分考虑各种资源，降低映射时的失败率。还有一些工作会分析程序的特性进行优化后再映射。[6]提出的PolyMap使用多面体编译的方式分析循环的间映射流，并调整循环内核的层级结构，并对内层循环展开实现并行。[7]同样使用多面体模型对来表示程序的转化过程，并使用遗传算法进行循环变换以提升效率。然而，以上提到的算法主要针对于对可重构阵列的单层抽象，当可重构阵列的结构变得复杂(例如多阵列的执行模式)后，单层抽象在硬件结构的表达和映射算法的优化上都会有较大的阻碍，面向具有任务级并行性的程序时，当前的抽象方法会丧失掉这部分并行性的提取，从而导致性能开发不足。此外，由于CGRA映射是NP完全问题，PE数量的增长也使得映射复杂度迅速增大。