[发明专利]3D异构芯片的制备方法、3D异构芯片和衰减器

权利要求书

1.一种3D异构芯片的制备方法，其特征在于，包括：

获取第一IC芯片，所述第一IC芯片为III-V族化合物半导体芯片；

在所述第一IC芯片的下表面上的第一预设位置制备第一金属屏蔽层；

获取第二IC芯片，所述第二IC芯片为Si基互补金属氧化物半导体芯片；

在所述第二IC芯片的下表面上的第二预设位置制备第二金属屏蔽层；

将所述第二IC芯片的下表面与所述第一IC芯片的上表面连接，获得3D异构芯片；

其中，在将所述第二IC芯片的下表面与所述第一IC芯片的上表面连接时，所述第一预设位置与所述第二预设位置上下对应。

2.如权利要求1所述的3D异构芯片的制备方法，其特征在于，在所述第二IC芯片的下表面上的第二预设位置制备第二金属屏蔽层之后，还包括：

在所述第二金属屏蔽层上的第三预设位置制备至少一层屏蔽压点，以通过所述第一金属屏蔽层、所述至少一层屏蔽压点和所述第二金属屏蔽层在所述第一IC芯片和所述第二IC芯片之间形成等效矩形谐振腔；

所述将所述第二IC芯片的下表面与所述第一IC芯片的上表面连接，获得3D异构芯片，包括：

将所述第二IC芯片的下表面与所述第一IC芯片的上表面通过所述至少一层屏蔽压点键合，获得3D异构芯片。

3.如权利要求2所述的3D异构芯片的制备方法，其特征在于，在所述第二IC芯片的下表面上的第二预设位置制备第二金属屏蔽层之后，还包括：

在所述第二IC芯片的下表面上第二预设位置以外的第四预设位置制备至少一层功能压点；

所述将所述第二IC芯片的下表面与所述第一IC芯片的上表面连接，获得3D异构芯片，包括：

将所述第二IC芯片的下表面与所述第一IC芯片的上表面通过所述至少一层屏蔽压点与所述至少一层功能压点键合，获得3D异构芯片。

4.如权利要求2所述的3D异构芯片的制备方法，其特征在于，所述等效矩形谐振腔的TE₁₀₁模的谐振波长的计算公式为：

其中，λ₀为所述等效矩形谐振腔的TE₁₀₁模的谐振波长，l为所述等效矩形谐振腔的TE₁₀₁模的长，a为所述等效矩形谐振腔的TE₁₀₁模的宽；

以及，所述等效矩形谐振腔的TE₁₀₁模的品质因数的计算公式为：

其中，Q₀为所述等效矩形谐振腔的TE₁₀₁模的品质因数，η为所述等效矩形谐振腔的TE₁₀₁模的波阻抗，R_s为所述等效矩形谐振腔的TE₁₀₁模的表面电阻率，b为所述等效矩形谐振腔的TE₁₀₁模的高。

5.如权利要求1所述的3D异构芯片的制备方法，其特征在于，所述第一金属屏蔽层与所述第二金属屏蔽层的材质为金。

6.如权利要求2所述的3D异构芯片的制备方法，其特征在于，所述屏蔽压点的形状为球状，所述屏蔽压点的材质为金。

7.一种3D异构芯片，其特征在于，包括：自下而上设置的第一金属屏蔽层、第一IC芯片、第二金属屏蔽层和第二IC芯片；

所述第一金属屏蔽层设置在所述第一IC芯片的下表面上的第一预设位置，所述第一IC芯片为III-V族化合物半导体芯片；

所述第二金属屏蔽层设置在所述第二IC芯片的下表面上的第二预设位置，所述第二IC芯片为Si基互补金属氧化物半导体芯片；

所述第二IC芯片的下表面与所述第一IC芯片的上表面连接；

其中，所述第一预设位置与所述第二预设位置上下对应。