[发明专利]防漏电开关

权利要求书

1.一种防漏电开关，其特征在于，包括：

双晶体管模拟开关，被配置为具有输入端和输出端，其输出端连接至采样电容；以及

运算放大器，被配置为作为电压跟随器连接在双晶体管体端与双晶体管模拟开关的输出端之间，使得双晶体管体端与双晶体管模拟开关的输出端之间的电压差为零。

2.如权利要求1所述的防漏电开关，其特征在于，所述双晶体管模拟开关包括：

第一晶体管，被配置为其栅极作为第一控制信号端，其源漏极中的第一端连接双晶体管模拟开关的输入端，其源漏极中的第二端连接双晶体管模拟开关的输出端，其衬底连接第一单刀双掷开关；

第一单刀双掷开关，被配置为其第一端口连接第一电源，其第二端口连接至运算放大器，其第三端口连接至第一晶体管的衬底，其中第一单刀双掷开关在第一端口和第三端口之间连接导通，或在第二端口和第三端口之间连接导通。

3.如权利要求2所述的防漏电开关，其特征在于，所述双晶体管模拟开关还包括：

第二晶体管，被配置为其栅极作为第二控制信号端，其源漏极中的第一端连接双晶体管模拟开关的输入端，其源漏极中的第二端连接双晶体管模拟开关的输出端，其衬底连接第二单刀双掷开关；

第二单刀双掷开关，被配置为其第一端口连接第二电源，其第二端口连接至运算放大器，其第三端口连接至第二晶体管的衬底，其中第二单刀双掷开关在第一端口和第三端口之间连接导通，或在第二端口和第三端口之间连接导通。

4.如权利要求3所述的防漏电开关，其特征在于，所述运算放大器的正输入端连接至运算放大器的输出端，所述运算放大器的负输入端连接双晶体管模拟开关的输出端，所述运算放大器的输出端连接第一单刀双掷开关的第二端口和第二单刀双掷开关的第二端口。

5.如权利要求4所述的防漏电开关，其特征在于，

第一晶体管的源极和衬底之间具有第一寄生二极管，第一晶体管的漏极和衬底之间具有第二寄生二极管，第一寄生二极管和第二寄生二极管方向相反；

第二晶体管的源极和衬底之间具有第三寄生二极管，第二晶体管的漏极和衬底之间具有第四寄生二极管，第三寄生二极管和第四寄生二极管方向相反。

6.如权利要求5所述的防漏电开关，其特征在于，所述第一晶体管为PMOS，所述第二晶体管为NMOS。

7.如权利要求6所述的防漏电开关，其特征在于，

当第一控制信号端输入逻辑为0且第二控制信号端输入逻辑为1时，CLKB＝0，CLK＝1，第一晶体管导通，第二晶体管导通；

第一单刀双掷开关在第一端口和第三端口之间连接导通，第一晶体管体端电位等于第一电源VDD；

第二单刀双掷开关在第一端口和第三端口之间连接导通，第二晶体管体端电位等于第二电源VSS；

双晶体管模拟开关的输入端电位等于双晶体管模拟开关的输出端电位，Vin＝Vout。

8.如权利要求6所述的防漏电开关，其特征在于，

当第一控制信号端输入逻辑为1且第二控制信号端输入逻辑为0时，CLKB＝1，CLK＝0，第一晶体管关断，第二晶体管关断；

第一单刀双掷开关在第二端口和第三端口之间连接导通，第一晶体管体端电位等于运算放大器输出端电位；

第二单刀双掷开关在第二端口和第三端口之间连接导通，第二晶体管体端电位等于运算放大器输出端电位；

运算放大器输出端电位等于运算放大器负输入端电位。

9.如权利要求6所述的防漏电开关，其特征在于，

双晶体管模拟开关的输出端电位Vout通过运算放大器与第一晶体管体端相连，第二寄生二极管两端的电压差为0，双晶体管模拟开关的输出端电位Vout通过运算放大器与第二晶体管体端相连，第四寄生二极管两端的电压差为0，使得流过第二寄生二极管的电流I_leakage-p和流过第四寄生二极管的电流I_leakage-n均等于0，保证Vout的准确性。