[发明专利]压力传感器及其制作方法有效

专利信息
申请号: 202310018338.9 申请日: 2023-01-06
公开(公告)号: CN116026501B 公开(公告)日: 2023-10-27
发明(设计)人: 刘国鑫;陈涛;印青;张光华 申请(专利权)人: 苏州锐光科技有限公司
主分类号: G01L1/18 分类号: G01L1/18;B81C1/00;B81B7/02;C23C16/40;C23C16/34;C23C16/50;C23C14/16;C23C14/35;C23C14/24;B05D1/00
代理公司: 深圳市兴科达知识产权代理有限公司 44260 代理人: 徐民奎
地址: 215000 江苏省*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 压力传感器 及其 制作方法
【权利要求书】:

1.压力传感器,包括:衬底和四个压敏电阻,所述衬底为单晶硅晶向晶圆,或者为绝缘体上硅晶向晶圆,或者衬底为在单晶硅衬底上覆盖一层1~3μm的SiO2绝缘层后,沉积厚度为1~5μm的多晶硅,所述衬底的电阻率为1~20Ω·cm,晶向为(100),所述四个压敏电阻构成惠斯通电桥,其特征在于:在所述衬底的背面设有结构相同且平行排布的第一腔体和第二腔体;四个压敏电阻为轻掺压敏电阻,分别为第一压敏电阻、第二压敏电阻、第三压敏电阻和第四压敏电阻,四个压敏电阻形制和阻值相同;第一压敏电阻和第二压敏电阻串联形成第一串联电路,第一串联电路位于第一腔体之上,其中第一压敏电阻位于第一腔体中心,第二压敏电阻位于第一腔体一侧;第三压敏电阻和第四压敏电阻串联形成第二串联电路,第二串联电路位于第二腔体之上,其中第三压敏电阻位于第二腔体中心,第四压敏电阻位于与第一腔体同一侧的第二腔体一侧;第二压敏电阻距第一压敏电阻的距离与第四压敏电阻距第三压敏电阻的距离保持一致。

2.根据权利要求1所述的压力传感器,其特征在于:所述压力传感器的应用压力范围为5~200MPa,第一腔体和第二腔体相对于相应的刻蚀面呈倒棱台型。

3.根据权利要求1或2所述的压力传感器,其特征在于:每个压敏电阻可以分为N个平行排布小单元结构,N≥2,小单元结构之间串联形成电连接,小单元结构是指形成压阻最小的结构单元,尺寸为1~20μm。

4.根据权利要求3所述的压力传感器,其特征在于:所述四个压敏电阻及小单元结构通过重掺杂或者金属引线的方式实现电连接。

5.根据权利要求4所述的压力传感器,其特征在于:还包括绝缘层,所述绝缘层包括二氧化硅或/和氮化硅,覆盖衬底上的轻掺压敏电阻和重掺杂,开孔露出部分重掺杂端口。

6.根据权利要求5所述的压力传感器,其特征在于:当衬底为N型,重掺杂为P型掺杂,轻掺压敏电阻为P型掺杂;当衬底为P型,重掺杂为N型掺杂,轻掺压敏电阻为N型掺杂。

7.根据权利要求6所述的压力传感器,其特征在于:还包括焊盘,压敏电阻四个端口通过金属引线或重掺杂与焊盘相连,作为压敏电阻电气信号的引入和输出,第一串联电路和第二串联电路并联,其中一端用于连接电源电压,为高电势输入端口,另一端用于接地,第一压敏电阻和第二压敏电阻中间的节点与第三压敏电阻和第四压敏电阻中间的节点为两个电势差输出端口。

8.根据权利要求7所述的压力传感器,其特征在于:还包括钝化层,所述钝化层包括二氧化硅或/和氮化硅,覆盖金属引线和金属电极,露出焊盘部分。

9.根据权利要求8所述的压力传感器,其特征在于:还包括玻璃键合层,为压力传感器形成真空绝压腔体,玻璃键合层位于衬底上部或衬底下部,若位于衬底上部,玻璃为预制腔体而构成绝缘压腔,第一压敏电阻、第二压敏电阻、第三压敏电阻和第四压敏电阻为背面感压;若位于衬底下部,玻璃与双腔构成真空绝压腔体,第一压敏电阻、第二压敏电阻、第三压敏电阻和第四压敏电阻为正面感压。

10.压力传感器制作方法,其特征在于:所述工艺步骤包括:

步骤1:对单晶硅或者绝缘体上硅衬底或者衬底为在单晶硅衬底上覆盖一层SiO2绝缘层后,沉积一定厚度的多晶硅采用丙酮和/或异丙醇超声清洗,然后用去离子水冲洗,甩干机甩干衬底表面水;

步骤2:使用氧化炉系统进行硅热氧化工艺,氧化温度1000~1200℃,生成厚度为5~30nm SiO2薄膜层;

步骤3:旋涂光刻胶,光刻显影形成四个压敏电阻图形,每个压敏电阻图形为N个平行排布小单元结构,N≥2,带胶注入硼离子,注入剂量为1E14~5E14cm-2,能量为60~100KeV,完成注入后去胶;若衬底为单晶硅衬底上覆盖一层SiO2绝缘层后,沉积一定厚度的多晶硅,还可以采用热扩散方式制备四个压敏电阻;

步骤4:旋涂光刻胶,光刻显影形成重掺杂电连接区域图形,带胶注入硼离子,注入剂量为8E15~2E16cm-2,能量为80~120KeV,完成注入后去胶,重掺杂串联第一压敏电阻和第二压敏电阻形成第一串联电路,重掺杂串联第三压敏电阻和第四压敏电阻形成第二串联电路,重掺杂并联第一串联电路和第二串联电路,形成完整的惠斯通电桥电路;

若衬底为单晶硅衬底上覆盖一层SiO2绝缘层后,沉积一定厚度的多晶硅,还可以采用热扩散方式制备重掺杂区域电连接图形,即惠斯通电桥电连接;

步骤5:高温退火激活注入硼离子,使用炉管或者快速退火炉,退火温度950~1100℃;

步骤6:绝缘层SiO2或/和SiNx沉积,厚度200~1000nm,旋涂光刻胶,光刻显影图形化,刻蚀形成重掺杂区域开孔,去胶;

步骤7:在绝缘层薄膜上采用磁控溅射或者蒸镀厚度为500~1200nm金属电极,涂胶光刻显影,刻蚀出引线和焊盘,去胶;或剥离(Lift-off)工艺制备金属引线和焊盘;

步骤8:退火合金化,使用炉管或者快速退火炉,退火温度400~450°C;

步骤9:钝化层SiO2或/和SiNx沉积,厚度200~1000nm,旋涂光刻胶,光刻显影图形化,刻蚀形成焊盘区域开孔,去胶;

步骤10:背面减薄抛光衬底至一定厚度,为300~400μm;

步骤11:背面沉积硬掩膜SiO2或SiNx沉积,厚度400~1000nm,旋涂光刻胶,光刻显影图形化,刻蚀形成双腔区域硬掩膜,双腔区域以第一压敏电阻和第三压敏电阻中心对称排布,使得第一压敏电阻和第三压敏电阻位于双腔的中心位置,第二压敏电阻和第四压敏电阻位于双腔的同一侧,且第二压敏电阻和第四压敏电阻分别距离第一压敏电阻和第三压敏电阻的距离保持一致,去胶;

步骤12:正面抗氢氧化钾或四甲基氢氧化铵胶保护旋涂;

步骤13:采用氢氧化钾或四甲基氢氧化铵溶液腐蚀背部双腔至一定深度,深度为30~80μm;

步骤14:去除背面硬掩膜和去除正面保护胶;

步骤15:玻璃与衬底减薄背面进行阳极键合,为第一压敏电阻、第二压敏电阻、第三压敏电阻和第四压敏电阻形成真空绝压腔体,玻璃键合层位于衬底上部或衬底下部,若玻璃键合层位于衬底上部,玻璃成为预制腔体而形成绝压腔,第一压敏电阻、第二压敏电阻、第三压敏电阻和第四压敏电阻为背面感压;若玻璃键合层位于衬底下部,玻璃与双腔形成真空绝压腔体,第一压敏电阻、第二压敏电阻、第三压敏电阻和第四压敏电阻为正面感压。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于苏州锐光科技有限公司,未经苏州锐光科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/202310018338.9/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top