[发明专利]半导体器件及其形成方法在审
| 申请号： | 202310022173.2 | 申请日： | 2023-01-06 |
| 公开（公告）号： | CN116190310A | 公开（公告）日： | 2023-05-30 |
| 发明（设计）人： | 叶长福 | 申请（专利权）人： | 福建省晋华集成电路有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768;H01L23/532;H01L23/48 |
| 代理公司： | 深圳市嘉勤知识产权代理有限公司 44651 | 代理人： | 汤金燕 |
| 地址： | 362200 福建省泉州*** | 国省代码： | 福建;35 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体器件 及其 形成 方法 | ||
1.一种半导体器件的形成方法，其特征在于，所述形成方法包括：
提供衬底，所述衬底表面包括向内凹陷的接触孔，所述接触孔内形成有连结电路，所述连结电路与所述接触孔的侧壁之间具有间隙，所述连结电路包含有金属/金属氮化物/掺杂多晶硅；
对所述接触孔进行至少一次氧化处理，以使所述接触孔表面的硅以及所述连结电路侧壁的硅形成硅氧化物；
形成保形覆盖所述连结电路、所述接触孔和所述衬底表面的隔离层。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述对所述接触孔进行至少一次氧化处理，包括：
在第一次对所述接触孔进行氧化反应后，对所述接触孔的表面及连结电路侧壁的硅进行第二次氧化，以使所述接触孔表面的硅以及所述连结电路侧壁的硅完全转化为硅氧化物。
3.根据权利要求2所述的半导体器件的形成方法，其特征在于，在对所述接触孔的表面及连结电路侧壁的硅进行第二次氧化之前，所述形成方法还包括：
去除所述硅氧化物。
4.根据权利要求3所述的半导体器件的形成方法，其特征在于，所述去除所述硅氧化物，包括：
去除所述硅氧化物造成所述接触孔侧壁的底表面低于所述连结电路的底部。
5.根据权利要求3所述的半导体器件的形成方法，其特征在于，所述接触孔底部具有第一硅氧化层，所述连结电路侧壁具有第二硅氧化层，所述第一硅氧化层的厚度大于所述第二硅氧化层的厚度。
6.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述掺杂多晶硅包括SiP。
7.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述连结电路包括位于所述接触孔表面的接触插塞和位于所述接触插塞表面的位线结构。
8.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述衬底内形成有相互间隔的多个隔离结构和被各个所述隔离结构隔离的多个有源区；所述接触孔的侧壁暴露所述隔离结构，至少部分底部暴露所述有源区。
9.一种半导体器件，其特征在于，包括：
衬底，所述衬底表面包括向内凹陷的接触孔，所述接触孔内形成有连结电路，所述连结电路与所述接触孔的侧壁之间具有间隙，所述接触孔底部具有第一硅氧化层，所述连结电路侧壁具有第二硅氧化层，所述第一硅氧化层的厚度大于所述第二硅氧化层的厚度；
隔离层，所述隔离层保形覆盖所述连结电路、所述接触孔和所述衬底表面。
10.根据权利要求9所述的半导体器件，其特征在于，所述连结电路包含有金属/金属氮化物/掺杂多晶硅。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于福建省晋华集成电路有限公司，未经福建省晋华集成电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202310022173.2/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种抗拉无纺布及其生产工艺
- 下一篇：一种热基锌铝镁镀层钢板及其制备方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
