[发明专利]基于FPGA的高效信号分析系统、方法以及存储介质

权利要求书

1.一个基于FPGA的高效信号分析系统，其特征在于，包括FPGA、捷变频子卡，所述FPGA内部包括配置模块、积累模式控制模块、FFT分析模块、频谱积累模块；所述FPGA通过SPI连接捷变频子卡，所述捷变频子卡用于向FPGA传输数字信号；所述FFT分析模块、积累模式控制模块分别与频谱积累模块连接，所述FFT分析模块用于对传输的数字信号进行FFT变换，所述积累模式控制模块用于根据当前的积累模式选择对应的控制指令送入频谱积累模块，所述频谱积累模块包括读写控制器以及从前至后依次连接的数据相加层、FIFO，所述FFT分析模块用于输出FFT数据f_a,b至数据相加层，其中：a表示当前输出为第a个帧，b表示在该帧中的序号，b＝0,1,2,…,1022,1023；所述FIFO与读写控制器连接，所述FIFO的输出端包括两个分支，且分别与数据相加层连接，其中一个分支用于输出k_b至数据相加层；所述数据相加层用于实现以下公式：

其中，N为积累次数，N的取值为2的幂次方。

2.根据权利要求1所述的一个基于FPGA的高效信号分析系统，其特征在于，所述捷变频子卡的型号为ADRV9009，所述FPGA的型号为Zynq7045。

3.一个基于FPGA的高效信号分析方法，采用权利要求1或2所述的系统进行，其特征在于，包括以下步骤：

步骤S100：所述捷变频子卡在工作模式下向FPGA传输数字信号；

步骤S200：所述FPGA接收数字信号后，首先进入FFT分析模块，对数据进行FFT变换，所述FFT分析模块输出FFT值，该值记作f_a,b，并输出至频谱积累模块；

步骤S300：所述积累模式控制模块根据当前的积累模式选择对应的控制指令送入频谱积累模块；

步骤S400：所述频谱积累模块根据步骤S200和步骤S300接收到的信息，进行积累操作：步骤S410：设置FIFO的深度为2048，进行N次积累的频谱积累，N的取值为2的幂次方；步骤S420：接收FFT分析模块输出的f_a,b，然后，读写控制器控制FIFO读出相同序号位置的数值并记作k_b；

步骤S430：FIFO输出的数据k_b；直接与数据f_a,b进行求和并同时减去k_b/N，得到k_b+1；

步骤S440：利用读写控制器模块将k_b+1写入FIFO，表达公式如下：

4.根据权利要求3所述的一个基于FPGA的高效信号分析方法，其特征在于，所述步骤S400中，FIFO内部在上电后初值为空，需要进行初始积累；设t₀为一个工作时钟的周期，而t_a,b为第a帧中第b个数据到来的时间，则有：

t_a,b＝a*2048*t₀+b*t₀

由于积累次数为N，且不难看出初始积累过程需要的时间两种方式相同，统一记作t_N,0，则有：

t_N,0＝N*2048*t0。

5.根据权利要求4所述的一个基于FPGA的高效信号分析方法，其特征在于，所述ADRV9009捷变频子卡的采样速率为250MHz，可知t0的取值等于4ns；该初始积累所需时间较于上电配置过程的时间完全可以忽略；完成初始积累后可以选择FIFO中任意一帧数据作为积累结果输出。

6.根据权利要求3所述的一个基于FPGA的高效信号分析方法，其特征在于，所述FFT分析模块中配置的FFT长度为2048，每个时钟输出一个FFT结果，每间隔2048个时钟输出一帧FFT结果。

7.根据权利要求6所述的一个基于FPGA的高效信号分析方法，其特征在于，所述FFT分析模块中计算FFT的IP核为Fast Fourier Transform。

8.一种计算机可读存储介质，存储有计算机程序指令，其特征在于，所述程序指令被处理器执行时实现权利要求3-7任一项所述的方法。