[发明专利]包含半导体装置中的裸片锁存器的设备和方法

说明书

公开包含半导体装置中的裸片锁存器的设备和方法。实例裸片锁存器具有包含经减少数目个例如晶体管等电路且提供紧凑布局的电路布置。实例裸片锁存器和其它裸片锁存器的操作可由单独提供的用于数据加载和锁存且在一些实例中用于复位操作的控制信号控制。实例布局包含沿一个方向对准的电路元件，以及相对于其它对准电路元件偏移的至少一个其它电路元件。

技术领域

本公开涉及包含半导体装置中的裸片的设备和方法。

背景技术

双重互锁存储单元(裸片)锁存器用于存储关键数据且抵抗可能由辐射，例如软错误引起的数据错误。

裸片锁存器可具有包含许多晶体管的复杂电路设计。然而，包含于裸片锁存器中的晶体管越多，电路就变得越大，在半导体裸片上耗用的面积也就越大。当半导体装置，例如半导体存储器装置包含数百个裸片锁存器时，用于裸片锁存器的总面积可相当大。另外，具有复杂电路设计的裸片锁存器通常在半导体裸片上具有复杂的电路布局，所述复杂的电路布局可能难以制造且需要更多数目个步骤来完成。

因此，期望较不复杂且包含较少数目个电路的裸片锁存器设计。

发明内容

一方面，本公开涉及一种设备，其包括：第一、第二、第三和第四数据节点；第一、第二、第三和第四数据节点开关，每一数据节点开关耦合到第一、第二、第三和第四数据节点中的相应一者，第一和第二数据节点开关配置成在激活时将第一数据分别提供到第一和第二数据节点，且第三和第四数据节点开关配置成在激活时将第二数据分别提供到第三和第四数据节点；第一、第二、第三和第四上拉电路，每一上拉电路配置成在激活时将第一、第二、第三和第四数据节点中的相应一者上拉到第一电压；以及第一、第二、第三和第四下拉电路，每一下拉电路配置成在激活时将第一、第二、第三和第四数据节点中的相应一者下拉到第二电压，其中基于第四数据节点的电压激活第一上拉电路，基于第三数据节点的电压激活第二上拉电路，基于第一数据节点的电压激活第三上拉电路，且基于第二数据节点的电压激活第四上拉电路，且其中基于第三数据节点的电压激活第一下拉电路，基于第四数据节点的电压激活第二下拉电路，基于第二数据节点的电压激活第三下拉电路，且基于第一数据节点的电压激活第四下拉电路。

另一方面，本公开涉及一种设备，其包括：并联耦合的多个裸片锁存器，其配置成锁存相应数据；裸片锁存器控制逻辑，其配置成接收负载控制信号和复位控制信号，且进一步配置成提供复位信号并进一步提供第一和第二负载信号到多个裸片锁存器，复位信号基于复位控制信号且第一和第二负载信号基于负载控制信号和复位控制信号；以及多个数据输入逻辑，其各自耦合到多个裸片锁存器中的相应一者，多个数据输入逻辑中的每一者配置成接收预充电控制信号和相应输入数据，且进一步配置成将数据和互补数据提供到多个裸片锁存器中的相应一者，当预充电控制信号无效时，数据和互补数据具有基于输入数据的互补逻辑电平，且当预充电控制信号有效时，数据和互补数据具有相同逻辑电平。

另一方面，本公开涉及一种设备，其包括：裸片锁存器，其配置成接收第一负载信号和第二负载信号，且配置成接收第三负载信号和第四负载信号，第二负载信号与第一负载信号互补，且第四负载信号与第三负载信号互补，裸片锁存器进一步配置成响应于有效第一和第二负载信号而锁存加载到裸片锁存器中的第一数据，且响应于有效第三和第四负载信号而锁存加载到裸片锁存器中的第二数据，第一和第二数据具有相同逻辑电平；以及裸片锁存器控制逻辑，其配置成接收第一和第二负载控制信号且包含第一负载信号逻辑和第二负载信号逻辑，第一负载信号逻辑配置成响应于第一和第二负载控制信号而提供第一负载信号，且第二负载信号逻辑配置成响应于第一和第二负载控制信号而提供第二负载信号。