[发明专利]存储器系统中的迭代错误校正

权利要求书

1.一种设备，其包括：

解码器，其经配置以接收存储器传送块MTB，其中所述MTB包括数据和奇偶校验信息，其中所述MTB以第一维度和第二维度布置；

所述解码器内的二进制汉明码逻辑，其经配置以执行错误检查；及

校正功能，其在所述第一维度中的所述MTB上；

所述解码器内的非二进制汉明码逻辑，其经配置以对所述第二维度中的所述MTB执行错误检查和校正功能；且

其中所述二进制汉明码逻辑和所述非二进制汉明码逻辑经配置以同时对所述MTB执行所述错误检查。

2.根据权利要求1所述的设备，其中所述二进制汉明码逻辑包括错误校正编码ECC逻辑，且所述非二进制汉明码逻辑包括低功率芯片杀伤LPCK逻辑。

3.根据权利要求1所述的设备，其中所述二进制汉明码逻辑进一步经配置以基于所述MTB的竖直分区产生码字。

4.根据权利要求1所述的设备，其中所述非二进制汉明码逻辑进一步经配置以基于所述MTB的水平分区产生码字。

5.根据权利要求1所述的设备，其中，如果所述二进制汉明码逻辑和所述非二进制汉明码逻辑各自在接收到所述MTB后确定所述MTB不含存储器错误，那么所述解码器进一步包括多路复用器，所述多路复用器绕过所述二进制汉明码逻辑和所述非二进制汉明码逻辑将所述MTB直接转发到CXL组件。

6.根据权利要求1所述的设备，其中所述MTB进一步包括元数据。

7.根据权利要求1所述的设备，其中，如果所述二进制汉明码逻辑或所述非二进制汉明码逻辑在接收到所述MTB后确定所述MTB含有一或多个初始错误，那么将所述MTB前馈到所述二进制汉明码逻辑、由所述二进制汉明码逻辑修改且作为MTB′输出，

其中所述MTB′被前馈到所述非二进制汉明码逻辑，且由所述非二进制汉明码逻辑修改且作为MTB″输出。

8.根据权利要求7所述的设备，其中，如果所述二进制汉明码逻辑或所述非二进制汉明码逻辑在从所述非二进制汉明码逻辑输出所述MTB″之后确定所述MTB″仍含有剩余错误或新错误，那么通过将所述MTB″引导回到所述二进制汉明码逻辑、由所述二进制汉明码逻辑修改且作为MTB″′输出来执行迭代解码，且

其中所述MTB″′被前馈到所述非二进制汉明码逻辑、由所述非二进制汉明码逻辑修改且作为MTB″″从所述非二进制汉明码逻辑输出到多路复用器，且从所述多路复用器输出到CXL组件。

9.根据权利要求7所述的设备，其中，如果所述非二进制汉明码逻辑和所述二进制汉明码逻辑确定所述MTB″不含错误，那么将所述MTB″输出到多路复用器且从所述多路复用器输出到CXL组件。

10.根据权利要求8所述的设备，其中输出到所述多路复用器的所述MTB″″由所述二进制汉明码逻辑和/或所述非二进制汉明码逻辑确定为含有多个错误，那么所述MTB″″被识别为毒。

11.根据权利要求1所述的设备，其中所述二进制汉明码逻辑经配置以校正单位错误。

12.根据权利要求1所述的设备，其中所述非二进制汉明码逻辑经配置以校正单字节错误。

13.一种用于存储器错误检测和恢复的方法，其包括：

将存储器传送块MTB接收到解码器中，其中所述MTB包括数据和奇偶校验信息，其中所述MTB以第一维度和第二维度布置；

在所述第一维度中使用所述解码器内的二进制汉明码逻辑对所述MTB执行错误检查和校正功能；

在所述第二维度中使用所述解码器内的非二进制汉明码逻辑对所述MTB执行错误检查和校正功能；且

其中所述二进制汉明码逻辑和所述非二进制汉明码逻辑同时对所述MTB执行所述错误检查。