[发明专利]半导体结构及其制作方法

说明书

本发明提供了一种半导体结构及其制作方法。该半导体结构包括：具有第一表面的衬底；位于衬底中的多个浅沟槽隔离结构，相邻浅沟槽隔离结构之间具有第一区域或第二区域，每个浅沟槽隔离结构靠近第一区域的一侧端部具有第一凹陷部，靠近第二区域的一侧端部具有第二凹陷部，第一凹陷部的内表面面积比第二凹陷部的小，且第一凹陷部具有比第二凹陷部小的曲率半径；第一类型掺杂区，位于与第一区域对应的衬底中，第一凹陷部位于第一类型掺杂区与相邻的浅沟槽隔离结构之间；第二类型掺杂区，位于与第二区域对应的衬底中，第二凹陷部位于第二类型掺杂区与相邻的浅沟槽隔离结构之间，相邻浅沟槽隔离结构之间的第一类型掺杂区的长度大于第二类型掺杂区。

技术领域

本发明涉及半导体技术领域，具体而言，涉及一种半导体结构及其制作方法。

背景技术

静态随机存储器（SRAM）作为半导体存储器中的一类重要产品，在计算机、通信、多媒体等高速数据交换系统得到了广泛应用。

通常地，随着半导体尺寸的不断缩小，静态随机存储器的面积也越来越小。其中，在90nm以下的工艺代中，静态随机存储器之版图包括有源区、多晶硅栅极，以及接触孔三个层次，并在上述版图区域上分别形成控制晶体管（PG）、上拉晶体管（PU）以及下拉晶体管（PD），其中，控制晶体管为NMOS器件，下拉晶体管为NMOS器件，上拉晶体管为PMOS器件。其中，现有的静态随机存储器制造工艺中，为了提高其NMOS的开启电流，引入了应力记忆技术（SMT），然而，该SMT工艺同时会降低PMOS器件的开启电流，从而导致器件的写入速度下降，且为了避免降低PMOS器件的开启电流，通常需要去除PMOS区域的SMT应力层薄膜，但这需要新增光罩，增加生产成本。

发明内容

本发明的主要目的在于提供一种半导体结构及其制作方法，以解决现有技术中静态随机存储器读写速度慢的问题。

为了实现上述目的，根据本发明的一个方面，提供了一种半导体结构，包括：衬底，衬底具有第一表面，第一表面包括间隔的第一区域和第二区域；位于衬底中的多个浅沟槽隔离结构，相邻浅沟槽隔离结构之间具有第一区域或第二区域，每个浅沟槽隔离结构在靠近第一表面的一侧端部具有第一凹陷部和第二凹陷部，第一凹陷部位于端部靠近第一区域的一侧，第二凹陷部位于端部靠近第二区域的一侧，第一凹陷部的内表面面积小于第二凹陷部的内表面面积，且第一凹陷部中靠近第一区域的一侧曲线具有第一曲率半径，第二凹陷部中靠近第二区域的一侧曲线具有第二曲率半径，第一曲率半径小于第二曲率半径；第一类型掺杂区，设置于与第一区域对应的衬底中，第一凹陷部形成于第一类型掺杂区与相邻的浅沟槽隔离结构之间；第二类型掺杂区，设置于与第二区域对应的衬底中，第二凹陷部形成于第二类型掺杂区与相邻的浅沟槽隔离结构之间，第一类型掺杂区与第二类型掺杂区的掺杂类型相反，在第一方向上第一类型掺杂区的长度大于第二类型掺杂区的长度，第一方向为一个浅沟槽隔离结构指向另一个浅沟槽隔离结构的方向。

进一步地，第一凹陷部、第二凹陷部以及浅沟槽隔离结构具有平行于第一表面的相同延伸方向，第一凹陷部在衬底上的正投影为第一投影，第二凹陷部在衬底上的正投影为第二投影，第一投影的投影面积小于第二投影的投影面积。

进一步地，第一凹陷部在第一方向上的宽度小于的第二凹陷部的宽度，第一凹陷部在第二方向上的深度小于第二凹陷部的深度，第二方向为垂直衬底的方向。

进一步地，半导体结构还包括：第一绝缘介质层，覆盖每个浅沟槽隔离结构的侧壁和底面。