[发明专利]图形处理器、矩阵乘法任务处理方法、装置及存储介质

说明书

本发明公开了一种图形处理器、矩阵乘法任务处理方法、装置及存储介质，涉及图像处理技术领域；该图形处理器包括：数据管理模块，用于将矩阵乘法任务中第一特征矩阵的行元素，依次存储进第一寄存器组的各个寄存器中，以及第二特征矩阵的列元素，依次存储进第二寄存器组的各个通道中；指令调度器，用于根据元素存储结果构建点积累加压缩指令；指令执行器，用于根据构建完成的点积累加压缩指令，执行矩阵乘法任务。本发明实施例的技术方案，减少了矩阵乘法元素对寄存器资源的占用，降低了从寄存器中获取数据时的搬运开销，同时，GPU基于每条点积累加压缩指令可执行较多次数的乘法及加法运算，极大地提高了GPU的计算能力。

技术领域

本发明涉及图像处理技术领域，尤其涉及一种图形处理器、矩阵乘法任务处理方法、装置及存储介质。

背景技术

随着图形显示渲染应用场景的复杂化，越来越多的图形处理器（graphicsprocessing unit，GPU）开始通过卷积神经网络等深度学习方式进行图像的超分辨率采样，而上述图像处理过程中最主要的数据处理任务，集中在大规模矩阵之间的乘法运算上，因此，提高大规模矩阵之间的乘法运算效率，便成为了图像处理的重中之重。

以两个32×32阶的矩阵A和B相乘为例，获取其结果矩阵C，需要计算32*32*32次乘法和32*32*31次加法，现有技术中，为了提高矩阵乘法之间的计算效率，通常会在simd（single instruction multi-data）32机制下执行，由此，可将指令数量减少为32*32条整数乘法指令和32*31条整数加法指令。

在实践过程中，发现现有技术存在如下缺陷：上述图像处理过程中，GPU依然需要基于大量的算术指令执行矩阵乘法，极大地降低了指令传输效率和数据运算效率，而大量的算术指令也同时占用了过多的寄存器资源，增加了GPU的数据搬运开销。

发明内容

本发明提供了一种图形处理器、矩阵乘法任务处理方法、装置及存储介质，以解决GPU执行矩阵乘法任务时，算术指令过多且占用过多寄存器资源的问题。

根据本发明的一方面，提供了一种图形处理器，包括：数据管理模块、指令调度器和指令执行器；

所述数据管理模块，用于将矩阵乘法任务中第一特征矩阵的行元素，依次存储进第一寄存器组的各个寄存器中，以及将所述矩阵乘法任务中第二特征矩阵的列元素，依次存储进第二寄存器组的各个通道中；

所述指令调度器，用于根据行元素存储结果构建点积累加压缩指令的第一操作数，以及根据列元素存储结果构建所述点积累加压缩指令的第二操作数；

所述指令执行器，用于根据构建完成的所述点积累加压缩指令，执行所述矩阵乘法任务。

根据本发明的另一方面，提供了一种矩阵乘法任务处理方法，应用于图形处理器，包括：

数据管理模块将矩阵乘法任务中第一特征矩阵的行元素，依次存储进第一寄存器组的各个寄存器中，以及将所述矩阵乘法任务中第二特征矩阵的列元素，依次存储进第二寄存器组的各个通道中；

指令调度器根据行元素存储结果构建点积累加压缩指令的第一操作数，以及根据列元素存储结果构建所述点积累加压缩指令的第二操作数；

指令执行器根据构建完成的所述点积累加压缩指令，执行所述矩阵乘法任务。

其中，所述指令调度器，还用于根据所述点积累加压缩指令中的重复发出次数，重复发出所述点积累加压缩指令；其中，所述点积累加压缩指令在每次发出时，所述第一操作数和所述第二操作数均依次递增；所述指令执行器，还用于根据所述点积累加压缩指令和所述重复发出次数，执行所述矩阵乘法任务。

所述指令调度器，具体还用于根据所述点积累加压缩指令中的重复发出次数，基于连续发射机制，重复发出所述点积累加压缩指令。