[发明专利]无源器件以及RDL的成型方法

说明书

本发明提供一种无源器件以及RDL的成型方法。无源器件包括：基板；重布线层，所述重布线层设置于所述基板的第一预设区域；标记金属图形，所述标记金属图形设置于所述基板的第二预设区域，其中，所述标记金属图形的厚度小于所述重布线层的厚度，所述第二预设区域与所述第一预设区域位于所述基板的同侧，且所述第二预设区域位于所述第一预设区域的外侧。标记金属图形直接形成于基板上，标记金属图形会造成后续增加在其上的结构层上出现凸起，即使标记金属图形被覆盖，标记金属图形的标记效果依然存在，可以继续以凸起为参照，形成RDL图形。标记金属图形的厚度小于重布线层的厚度，避免了在对位过程中厚Mark图形导致的对位偏差，有利于提高对位精度。

技术领域

本发明涉及半导体器件制造技术领域，尤其涉及一种无源器件以及RDL的成型方法。

背景技术

在射频前端的IPD(Integrated Passive Device，集成无源器件)器件中，器件所需的电容及电感可由金属、介质层形成，例如，在玻璃基底的单面上形成的螺旋电感，但这样的螺旋电感的Q值偏低，一般在20～30之间，当需求高Q值的电感时，可通过TGV(ThroughGlass Via，玻璃通孔)连接玻璃基底两个表面上的金属层来形成立体电感，从而提升电感的Q值。

在进行TGV孔内填充Cu金属以及形成RDL(Redistribution Layer，重布线层)的Cu金属图形时，有两种方案。第一种方案是，首先进行TGV孔内填充金属Cu，然后再进行基底两个表面上金属Cu图形制作，因TGV孔内Cu金属与表面的Cu金属为两次制作，因此在两种Cu金属之间的界面处通常会存在孔洞等不良搭接，导致二者之间的电阻增加，最终影响器件性能。为了改善金属Cu间的界面搭接问题，可以采用第二种方案，将TGV孔Cu金属与表面Cu金属同时生长，即TGV孔内Cu金属持续生长，使基底两个表面覆盖一层Cu金属，此时因两种Cu金属为一次电镀生长，所以不存在两层金属Cu的搭接界面，减少了界面的搭接不良的风险，大大提高器件性能。

但是，在TGV孔内Cu金属与表面Cu金属一次成型的工艺过程中，会面临一个问题，因TGV孔内金属Cu电镀生长完成后，玻璃基底表面被一层金属Cu覆盖，导致在后续形成RDL的金属Cu图形时，在进行曝光的工艺过程中，因没有参考标记，而无法精确对位，存在TGV孔与RDL图形之间偏差较大的问题，导致二者之间可能无法连通。此外，玻璃基底表面金属Cu厚度通常在1um以上，实际刻蚀后形成的对位Mark因厚度偏大，且对位Mark图形边缘无法形成90°坡度角，因此实际形成的对位Mark在显微镜中可以观察到存在上下两个边缘，对位Mark边界不容易辨识，在对位过程中，容易导致图形发生偏移，使得对位精度较差。

因此，需要一种新的RDL的成型方法，以解决上述问题。

发明内容

本发明的主要目的是提供一种无源器件以及RDL的成型方法，以在RDL的成型过程中实现更为精准的对位。

本发明提供一种无源器件，包括：基板；重布线层，重布线层设置于基板的第一预设区域；标记金属图形，标记金属图形设置于基板的第二预设区域，其中，标记金属图形的厚度小于重布线层的厚度，第二预设区域与第一预设区域位于基板的同侧，且第二预设区域位于第一预设区域的外侧。

在一实施例中，基板包括阵列排布的多个通孔，重布线层至少设置于基板的与多个通孔的深度方向垂直的表面。

在一实施例中，标记金属图形的材料与重布线层的材料的刻蚀选择比大于预设阈值；或，标记金属图形的材料与重布线层的材料相同。

在一实施例中，标记金属图形的材料为以下其中之一或包含以下至少一种材料的合金：铜、铂、金、银、铬和镍。

在一实施例中，标记金属图形的厚度与重布线层的厚度之比小于或等于3：10。

在一实施例中，标记金属图形的厚度不超过300nm。