[发明专利]分组高速缓存系统和方法

说明书

本公开涉及分组高速缓存系统和方法。一种分组高速缓存系统包括：高速缓存存储器分配器，用于接收与非高速缓存存储器相对应并被分配给分组的存储器地址，并将该存储器地址与高速缓存存储器地址相关联；哈希表，用于存储存储器地址和高速缓存存储器地址，其中存储器地址作为键，并且高速缓存存储器地址作为值；高速缓存存储器，用于将分组存储在由高速缓存存储器地址指示的位置处；以及逐出引擎，用于当高速缓存存储器的占用率高时，确定要从高速缓存存储器移除并放置在非高速缓存存储器中的一个或多个经高速缓存的分组。

技术领域

本公开涉及分组高速缓存系统和方法。

背景技术

基于分组的通信系统的两个重要属性是速度和可靠性。在许多这样的系统中，分组是可以从节点发射并在节点处接收的，速度比它们可以被处理的速度更快。例如，在与专用集成电路(ASIC)的基于分组的通信中，分组可以被ASIC接收的速度比它们可以被处理的速度更快，并且分组可以被ASIC发射的速度比接收确认可以在ASIC处从所意图的接收方被接收的速度更快。因此，为了确保在节点处正确处置分组，分组需要在它们等待处理时被暂时存储。例如，由ASIC发射的分组需要被存储在ASIC处，直到接收被确认。进一步地，为了最大化节点操作的速度，无论何时有可能，暂时存储的分组应被存储在高速缓存存储器中。

发明内容

已认识到，即使在丢弃和拥塞的情况下，在基于分组的通信系统的节点处实现高水平的通信性能也需要对大量未完成的分组的有效的存储支持，其中每个请求可能与最大传输单元(MTU)大小一样大。鉴于对有效的分组存储支持的期望，提供了目前公开的技术。

根据目前公开的技术，分组高速缓存配置为从高速缓存存储器到非高速缓存存储器(例如，片上SRAM到片外DRAM)的溢出提供了有效的数据管理，并且向用户提供了独立于数据存储位置(例如，片上或片外)的透明接口。

在一个方面中，该技术提供了一种分组高速缓存系统，包括：高速缓存存储器分配器，用于接收与非高速缓存存储器相对应并被分配给分组的存储器地址，并将该存储器地址与高速缓存存储器地址相关联；哈希表，用于存储存储器地址和高速缓存存储器地址，其中存储器地址作为键，并且高速缓存存储器地址作为值；高速缓存存储器，用于将分组存储在由高速缓存存储器地址指示的位置处；以及逐出引擎，用于当高速缓存存储器的占用率高时，确定要从高速缓存存储器移除并放置在非高速缓存存储器中的一个或多个经高速缓存的分组。

在另一个方面中，该技术提供了一种用于将分组存储在装置的高速缓存存储器中的方法，包括：将与非高速缓存存储器相对应的存储器地址分配给分组；将存储器地址与高速缓存存储器地址相关联；将存储器地址和高速缓存存储器地址存储在哈希表中，其中存储器地址作为键，并且高速缓存存储器地址作为值；将分组存储在高速缓存存储器中由高速缓存存储器地址指示的位置处；以及当高速缓存存储器的占用率高时，确定要从高速缓存存储器移除并放置在非高速缓存存储器中的一个或多个经高速缓存的分组。

附图说明

附图不旨在按比例绘制。并且，为了清楚起见，不是每个部件都被标记在每个附图中。在附图中：

图1是根据实施例的分组高速缓存系统和分组高速缓存系统用户的框图，其中描绘了写入信息流。

图2是图1的分组高速缓存系统和分组高速缓存系统用户的框图，其中描绘了解除分配信息流。

图3是根据实施例的分组高速缓存系统、分组高速缓存系统用户和非高速缓存存储器的框图。

图4是根据实施例的分组高速缓存系统、分组高速缓存系统用户和非高速缓存存储器的框图，其中描绘了重新排序引擎实施例的元件。

图5是描述根据实施例的重新排序引擎处置用户读取请求的流程图。

具体实施方式