[发明专利]一种含稀土栅介质层的平面型SiC MOSFET及其制造方法

说明书

本发明公开了一种含稀土栅介质层的平面型SiC MOSFET及其制造方法。其中，所述结构包括：金属层、衬底；设置于衬底上部的缓冲区，包括若干缓冲层；设置于缓冲区上部的外延层；设置于外延层上部两侧的P阱区，P阱区中间处形成JFET区；所述P阱区上部设有超结区；所述JFET区上部设置有与JFET区、P阱区、超结区接触的栅氧化层区等。本发明结合多缓冲层，P+/N+超结结构以及栅氧化层区结构的方法；利用多缓冲层的结构转移峰值电场，提高了器件承受宇宙射线的能力，消除器件在N+源区，P阱区以及N‑的BJT器件结构的Krik效应的影响，进而达到提高器件耐辐射特性的效果；利用源极下段的P+/N+的超结结构有效降低接触电阻，降低器件的损耗，同时调控器件的电场分布情况。

技术领域

本发明涉及半导体功率器件技术领域，尤其涉及一种含稀土栅介质层的平面型SiC MOSFET及其制造方法。

背景技术

MOSFET是一种可以利用小电压来控制大电流大电压的开关器件，该特性广泛应用于模拟电路与数字电路。在器件的栅极电压达到阈值电压后，P阱区位置处的空穴在反向电压的作用下形成相应的N沟道，将源极和漏极连接形成导通的状态。

受材料自身性质的限制，Si器件在一些极端环境(例如：高温、高压、大功率以及高辐射)的表现不尽如人意，无法满足相关应用的需求。而第三代半导体材料碳化硅(SiC)以其优异的物理特性克服了Si材料带隙小、临界击穿场强低和热导率低等缺点，成为替代Si的理想材料。碳化硅(SiC)具有宽的能带隙、高的临界电场和高的热导率，是下一代电力器件应用中最有前途的材料。

目前，SiC MOSFET器件的元胞尺寸随功率器件尺寸的不断减小而减小，器件栅氧化层的厚度也随之不断减薄。当栅氧化层的厚度减小到一定程度时，SiC MOSFET器件在栅极位置处可能发生隧穿，为了维持该器件栅极的稳定性，现有技术中通常引入高介电常数(高K)氧化层作为器件的栅氧化层，其中最常见的高K氧化物包括Al₂O₃，HfO₂，TiO₂等。由于在Al₂O₃/SiO₂分界面处的偶极子层会对阈值电压产生不可避免的影响，当SiC MOSFET器件的栅氧化层为Al₂O₃/SiO₂时，SiC MOSFET器件的阈值电压将会发生明显的波动。因此，如何提高SiC MOSFET器件阈值电压的稳定性是一项需要攻克的技术难题。其次现有的SiCMOSFET器件具有较高的峰值场强和较大的电流密度，该特性使其容易受到宇宙辐射诱导因子的影响。具体而言，射线粒子在穿透器件时，粒子与晶格之间碰撞产生大量的电子空穴对，器件在高温高压大电流的情况下会出现峰值电场转移到外延层和漂移层的现象。大量空穴和电子的聚集将会导致器件的峰值电场、温度等进一步升高，同时激发出更多的电子空穴对，使器件烧毁。如何降低大电流情况下峰值电场的转移是需要克服的技术难点。此外，由于SiC MOSFET器件源极金属层与N+源区之间的接触性能相对较差。因此，如何提高器件源极接触性能也是亟需解决的技术问题。

发明内容

有鉴于此，本发明的目的在于提出一种含稀土栅介质层的平面型SiC MOSFET及其制造方法，结合多缓冲层(Multi-buffer layer)，P+/N+超结结构以及栅氧化层区结构的方法；利用多缓冲层的结构，进一步转移峰值电场，提高了器件承受宇宙射线的能力，消除器件在N+源区，P阱区以及N-的BJT器件结构的Krik效应的影响，进而达到提高器件耐辐射特性的效果；利用源极下段的P+/N+的超结结构有效降低接触电阻，降低器件的损耗，同时调控器件的电场分布情况。