[发明专利]有源硅D2D桥在审
申请号: | 202310097479.4 | 申请日: | 2023-01-18 |
公开(公告)号: | CN115915771A | 公开(公告)日: | 2023-04-04 |
发明(设计)人: | 乔治斯·康斯塔迪尼迪斯;权云星;李在植;特克久·康;金鎭永;苏卡尔帕·比斯瓦斯;贺彪;沈柔政 | 申请(专利权)人: | 谷歌有限责任公司 |
主分类号: | H10B80/00 | 分类号: | H10B80/00;H01L23/498;H01L23/48;H01L21/50;H01L21/60 |
代理公司: | 中原信达知识产权代理有限责任公司 11219 | 代理人: | 周亚荣;邓聪惠 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 有源 d2d | ||
1.一种微电子系统,包括:
基底,所述基底具有第一表面;
一个或多个中介层,所述一个或多个中介层安装到并且电气地连接到所述第一表面,所述一个或多个中介层中的每个具有延伸穿过其中的导电通路;
第一和第二专用集成电路(ASIC),所述第一和第二专用集成电路各自至少部分地覆盖并且电气地连接到所述一个或多个中介层中的一个;
多个高带宽存储器元件(HBM),所述多个高带宽存储器元件各自至少部分地覆盖并且电气地连接到所述一个或多个中介层中的一个;
有源硅桥,所述有源硅桥安装到并且电气地连接到所述第一表面,并在所述第一和第二ASIC之间提供电气连接,所述有源硅桥在其中具有有源微电子器件,
其中,所述微电子系统被配置成使得所述第一和第二ASIC和所述有源硅桥各自在其中具有并行接口,并且在所述第一和第二ASIC和所述有源硅桥之间提供电气连接的多个凸块被配置成接收通过其中的串行数据。
2.根据权利要求1所述的微电子系统,其中,所述有源硅桥在其中具有多个并行连接,所述多个并行连接在第一多个触发器和第二多个触发器之间延伸。
3.根据权利要求2所述的微电子系统,其中,所述多个并行连接被配置成具有每通道2Gbps的带宽。
4.根据权利要求1所述的微电子系统,其中,所述第一和第二ASIC以及所述有源硅桥各自包括串行器和解串器。
5.根据权利要求4所述的微电子系统,其中,每个串行器均是16:1,并且每个解串器均是1:16,使得所述多个凸块被配置成具有通过所述多个凸块的32Gbps的串行数据速率,所述串行数据速率被配置成在所述第一和第二ASIC内和所述有源硅桥内转换成2Gbps的并行接口。
6.根据权利要求1所述的微电子系统,还包括串行器/解串器元件,所述串行器/解串器元件至少部分地覆盖并且电气地连接到所述一个或多个中介层中的一个。
7.根据权利要求1所述的微电子系统,还包括外围组件互连快件,所述外围组件互连快件至少部分地覆盖并且电气地连接到所述一个或多个中介层中的一个。
8.根据权利要求1所述的微电子系统,其中,所述有源硅桥具有HBM控制器功能,所述HBM控制器功能被配置成控制所述多个HBM的操作。
9.根据权利要求1所述的微电子系统,其中,所述有源硅桥具有中继器功能,所述中继器功能被配置成在所述有源硅桥内中继电气信号。
10.根据权利要求1所述的微电子系统,其中,所述有源硅桥是第一有源硅桥,所述微电子系统还包括第二有源硅桥,所述第二有源硅桥安装到并且电气地连接到所述第一表面,并且在所述第一和第二ASIC之间提供电气连接,所述第二有源硅桥在其中具有有源微电子器件。
11.根据权利要求1所述的微电子系统,还包括深沟槽电容器,所述深沟槽电容器安装到并且电气地连接到所述第一表面,所述深沟槽电容器电气地连接到所述第一和第二ASIC中的至少一个。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于谷歌有限责任公司,未经谷歌有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202310097479.4/1.html,转载请声明来源钻瓜专利网。