[发明专利]一种基于莫特忆阻器与TDC逻辑芯片的立体堆叠量化系统架构

权利要求书

1.一种基于莫特忆阻器与TDC逻辑芯片的立体堆叠量化系统架构，其特征在于，包括：莫特忆阻器与逻辑电路芯片，莫特忆阻器与逻辑电路芯片集成为一体；

所述的莫特忆阻器包含顶电极、阻变层、底电极；

所述逻辑芯片电路包含波形整形器和频率数字转换单元TDC。

2.根据权利要求1所述一种基于莫特忆阻器与TDC逻辑芯片的立体堆叠量化系统架构，其特征在于，所述逻辑电路层与莫特忆阻器之间集成方式，可以是一个莫特忆阻器接一个频率数字转换单元TDC，也可以是多个莫特忆阻器共用一个频率数字转换单元TDC。

3.根据权利要求1所述一种基于莫特忆阻器与TDC逻辑芯片的立体堆叠量化系统架构，其特征在于，所述顶电极层与底电极是用于与外部电源进行电连接。

4.根据权利要求1所述一种基于莫特忆阻器与TDC逻辑芯片的立体堆叠量化系统架构，其特征在于，所述顶电极层可使用 Pt、Pd、W、Nb、TiN、TaN、ITO、Ag、Au材料或石墨烯材料制作而成。

5.根据权利要求1所述一种基于莫特忆阻器与TDC逻辑芯片的立体堆叠量化系统架构，其特征在于，所述阻变层可使用NbOx、VOx、TaOx及其三元氧化物材料制作而成。

6.根据权利要求1所述一种基于莫特忆阻器与TDC逻辑芯片的立体堆叠量化系统架构，其特征在于，所述底电极可使用Pt、W、TiN、Pd、Ag、Au材料或Pt、W、TiN、Pd、Ag、Au材料的叠层结构薄膜材料制作而成。

7.根据权利要求1所述一种基于莫特忆阻器与TDC逻辑芯片的立体堆叠量化系统架构，其特征在于，所述逻辑电路层中用于实现方波的波形整形器可以用电压比较器、CMOS反相器来实现或施密特触发器来实现。

8.根据权利要求1所述一种基于莫特忆阻器与TDC逻辑芯片的立体堆叠量化系统架构，其特征在于，所述逻辑电路层可以集成在莫特忆阻器层的下方或四周。

9.根据权利要求1、5所述一种基于莫特忆阻器与TDC逻辑芯片的立体堆叠量化系统架构，其特征在于，所述阻变层所填充的材料可以是NbOx、VOx、TaOx及其三元氧化物材料中的一种或多种。