[发明专利]多操作数指令的处理方法、图形处理器及存储介质

说明书

本发明公开了一种多操作数指令的处理方法、图形处理器及存储介质，涉及图像处理技术领域。该方法由图形处理器执行，包括：获取存在操作数读取需求的目标线程和目标指令，并根据目标线程从寄存器组集合中确定匹配的至少一个目标寄存器组，根据目标指令，从至少一个目标寄存器组中读取目标数据；根据目标指令，从流水线组件中获取目标操作数抓取模块，并通过目标操作数抓取模块抓取目标数据。本发明实施例的技术方案，避免了GPU处理多操作数指令时对寄存器的读取冲突，提高了GPU的操作数读取效率；同时各个目标寄存器组中读取的操作数，可以满足指令执行器中不同目标操作数抓取模块的同时处理需求，提高了GPU的操作数计算效率。

技术领域

本发明涉及图像处理技术领域，尤其涉及一种多操作数指令的处理方法、图形处理器及存储介质。

背景技术

随着图形显示渲染应用场景的复杂化，为了提高图形处理器（graphicsprocessing unit，GPU）的运行效率，编译器使用多操作数指令的场景也越来越多，以使GPU以较少数量指令执行更多计算任务。

以三操作数指令为例，GPU执行指令时往往存在寄存器的读取冲突，进而降低GPU的运行效率，为了解决该问题，一种方式是将寄存器的运行频率提高到指令执行器执行频率的两倍，使得指令调度器可以在两个时钟周期内读取四次寄存器，从而满足执行执行器对三操作数的抓取需求；另一种方式，是指令执行器以动态流水线的方式执行，指令调度器相应的通过多个时钟周期读取寄存器，一旦遇到读取冲突，就延时到之后的空闲时钟周期读取。

在实践过程中，发现现有技术存在如下缺陷：方式一中由于寄存器的运行频率往往达不到上述要求，导致反向降低了指令执行器的执行频率，进而降低了GPU的运行效率；方式二中不但增加了指令执行器的结构复杂度，带来了过多的额外判断逻辑和额外电路开销，同时可能会将指令执行时间无限拉长，进而导致指令的响应延迟。

发明内容

本发明提供了一种多操作数指令的处理方法、装置、电子设备及存储介质，以解决GPU执行多操作数指令时，对寄存器的读取冲突问题。

根据本发明的一方面，提供了一种多操作数指令的处理方法，由图形处理器执行，包括：

获取存在操作数读取需求的目标线程和目标指令，并根据所述目标线程从寄存器组集合中确定匹配的至少一个目标寄存器组；其中，所述寄存器组集合包括至少四个寄存器组；各所述寄存器组的操作数读取接口均不相同；

根据所述目标指令，从所述至少一个目标寄存器组中读取目标数据；

根据所述目标指令，从流水线组件中获取目标操作数抓取模块，并通过所述目标操作数抓取模块抓取所述目标数据；其中，所述流水线组件包括至少三个操作数抓取模块；所述目标操作数抓取模块与所述目标寄存器组一一匹配。

根据本发明的另一方面，提供了一种图形处理器， 所述图形处理器包括指令调度器和指令执行器，所述指令调度器包括寄存器组获取模块和目标数据读取模块；

所述寄存器组获取模块，用于获取存在操作数读取需求的目标线程和目标指令，并根据所述目标线程从寄存器组集合中确定匹配的至少一个目标寄存器组；其中，所述寄存器组集合包括至少四个寄存器组；各所述寄存器组的操作数读取接口均不相同；

所述目标数据读取模块，用于根据所述目标指令，从所述至少一个目标寄存器组中读取目标数据；

所述指令执行器，用于根据所述目标指令，从流水线组件中获取目标操作数抓取模块，并通过所述目标操作数抓取模块抓取所述目标数据；其中，所述流水线组件包括至少三个操作数抓取模块；所述目标操作数抓取模块与所述目标寄存器组一一匹配。

根据本发明的另一方面，提供了一种电子设备，所述电子设备包括：

至少一个图形处理器；以及