[发明专利]应用于智能型处理器的内存管理装置与方法

权利要求书

1.一种内存管理装置，其特征在于，应用于一智能处理器，所述内存管理装置包含：

一预取电路，经由一直接内存访问电路取得一原始数据，所述原始数据指示一第一虚拟地址与一内存的复数个实体地址之间的映射关系；

一设定电路，解析所述原始数据以将各所述实体地址依序映射至包含所述第一虚拟地址的复数个第二虚拟地址并发出一写入请求；以及

一映射电路，根据所述写入请求储存各所述实体地址与对应所述第二虚拟地址之间的映射关系为一第一映射表，并根据对应于所述直接内存访问电路的至少一信道之至少一读取请求利用所述第一映射表以存取所述内存。

2.如权利要求1所述的内存管理装置，其特征在于，所述预取电路包含：

一缓冲器电路；以及

一预取控制电路，判断所述缓冲器电路的一剩余数据容量是否大于或等于所述原始数据中的一部分数据之数据量，以选择性地控制所述缓冲器电路储存所述部分数据。

3.如权利要求1所述的内存管理装置，其特征在于，所述原始数据包含一第一数量信息、一第二数量信息、一标签信息、所述第一虚拟地址的信息以及各所述实体地址的信息，其中，所述第一数量信息指示各所述实体地址的数量，且所述第二数量信息指示各所述第二虚拟地址的数量。

4.如权利要求3所述的内存管理装置，其特征在于，所述设定电路根据所述第一数量信息以及所述标签信息判断是否有正确预取到所述原始数据，并根据所述第一虚拟地址的信息、所述第二数量信息以及各所述第二虚拟地址的信息将各所述实体地址依序映射至所述第二虚拟地址。

5.如权利要求4所述的内存管理装置，其特征在于，所述设定电路根据所述第一虚拟地址的信息以及所述第二数量信息依序递增所述第一虚拟地址以产生各所述第二虚拟地址。

6.如权利要求1所述的内存管理装置，其特征在于，所述映射电路更新仲裁所述写入请求与各通道的读取请求，以决定所述写入请求与所述至少一读取请求中每一者存取用来储存所述第一映射表的一储存空间的顺序。

7.如权利要求1所述的内存管理装置，其特征在于，当所述映射电路储存所述第一映射表至所述映射电路中的一第一储存空间且所述至少一读取请求读取所述映射电路中的一第二储存空间时，所述第一映射表储存至所述第一储存空间的期间与所述第二储存空间响应于所述至少一读取请求被读取的期间至少部分重叠。

8.如权利要求1所述的内存管理装置，其特征在于，所述映射电路包含：

一内存，包含复数个储存空间；以及

一仲裁电路，暂存所述至少一读取请求与所述写入请求，并决定所述写入请求与所述至少一读取请求存取各所述储存空间的顺序，

其中，所述仲裁电路响应所述写入请求储存所述第一映射表至各所述储存空间中的一对应储存空间，以替换所述对应储存空间先前储存的一第二映射表。

9.如权利要求1-8任意一项所述的内存管理装置，其特征在于，所述装置更包含：

一控制电路，译码源自一主处理器的一指令并判断所述指令的相依性以设定复数个触发信号，并根据各所述触发信号所分别对应的复数个外部虚拟缓存器值判断所述映射电路中的复数个储存空间的操作状态以设定各所述触发信号的输出顺序，

其中，各所述触发信号中的一第一触发信号用以触发所述设定电路发出所述写入请求，且各所述触发信号中的剩余触发信号用以触发所述直接内存访问电路发出所述至少一读取请求。

10.一种内存管理方法，其特征在于，所述方法包含：

经由一直接内存访问电路取得一原始数据，所述原始数据指示一第一虚拟地址与一内存的复数个实体地址之间的映射关系；

解析所述原始数据以将各所述实体地址依序映射至包含所述第一虚拟地址的复数个第二虚拟地址并发出一写入请求；以及

根据所述写入请求储存各所述实体地址与各所述第二虚拟地址之间的映射关系为一第一映射表，并根据对应于所述直接内存访问电路的至少一信道之至少一读取请求利用所述第一映射表以存取所述内存。