[发明专利]一种多位并行二进制的原/补码DAC转换装置在审
申请号: | 202310120471.5 | 申请日: | 2023-02-03 |
公开(公告)号: | CN116032288A | 公开(公告)日: | 2023-04-28 |
发明(设计)人: | 高群;任远杰;刘嘉杰;潘美珍;胡睿;杨扬;周晶;高旺;易品 | 申请(专利权)人: | 中国电子科技集团公司第四十三研究所 |
主分类号: | H03M1/66 | 分类号: | H03M1/66 |
代理公司: | 合肥天明专利事务所(普通合伙) 34115 | 代理人: | 陈进 |
地址: | 230088 安徽省*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 并行 二进制 补码 dac 转换 装置 | ||
1.一种多位并行二进制的原/补码DAC转换装置,其特征在于,包括隔离输入电路(1)、逻辑电平控制电路(2)和隔离输出电路(3),隔离输入电路(1)包括运算放大器N1和运算放大器N2;
所述逻辑电平控制电路(2)包括电子开关组,电子开关组的输出端连接到隔离输出电路(3)的输入端,电子开关组的输入端分成两路,一路连接到运算放大器N1上,一路连接到运算放大器N2上。
2.根据权利要求1所述的多位并行二进制的原/补码DAC转换装置,其特征在于,所述隔离输出电路(3)包括运算放大器N3和电阻R1,运算放大器N3的反向输入端连接到电子开关组的输出端、正向输入端接地,运算放大器N3的输出端与反向输入端连接构成电压跟随器。
3.根据权利要求2所述的多位并行二进制的原/补码DAC转换装置,其特征在于,所述电子开关组包括多个电子开关,每个电子开关有0和1两个输入端,运算放大器N1的输出端分别连接到每个电子开关的1输入端,运算放大器N2的输出端分别连接到每个电子开关的0输入端,每个电子开关的输出端连接有电阻R2,电阻R2的另一端连接到运算放大器N3的反向输入端。
4.根据权利要求3所述的多位并行二进制的原/补码DAC转换装置,其特征在于,相邻电阻R2之间连接有电阻R3,电阻R3依次连接后连接到运算放大器N3的反向输入端。
5.根据权利要求4所述的多位并行二进制的原/补码DAC转换装置,其特征在于,运算放大器N2的输出端连接有电阻R4,电阻R4的另一端连接到相邻电阻R3的一端。
6.根据权利要求5所述的多位并行二进制的原/补码DAC转换装置,其特征在于,运算放大器N1的正向输入端输入电压Vi1,运算放大器N1的输出端与反向输入端连接构成N1跟随器,运算放大器N1的输出端输出原码被乘输入电压V1,V1=Vi1。
7.根据权利要求6所述的多位并行二进制的原/补码DAC转换装置,其特征在于,运算放大器N2的正向输入端输入电压Vi2,运算放大器N2的输出端与反向输入端连接构成N2跟随器,运算放大器N2的输出端输出补码被乘输入电压V2,V2=Vi2。
8.根据权利要求7所述的多位并行二进制的原/补码DAC转换装置,其特征在于,当电子开关组包括8个电子开关时,运算放大器N3的输出电压V0的计算公式如下:
其中,V1表示原码被乘输入电压,V2表示补码被乘输入电压,D表示并行二进制数字量,i为权值位,Di表示运算放大器N1与每个电子开关的1输入端连接时对应的i位数字位原码,Di(补码)表示运算放大器N2与每个电子开关的0输入端连接时对应的i位数字位补码,·表示乘积。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第四十三研究所,未经中国电子科技集团公司第四十三研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202310120471.5/1.html,转载请声明来源钻瓜专利网。