[发明专利]一种重布线层的制备方法及封装结构在审
申请号: | 202310122144.3 | 申请日: | 2023-02-15 |
公开(公告)号: | CN116190311A | 公开(公告)日: | 2023-05-30 |
发明(设计)人: | 尹佳山;周祖源;薛兴涛 | 申请(专利权)人: | 盛合晶微半导体(江阴)有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768;H01L23/538 |
代理公司: | 上海光华专利事务所(普通合伙) 31219 | 代理人: | 余明伟 |
地址: | 214437 江苏省无锡市江阴市*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 布线 制备 方法 封装 结构 | ||
1.一种重布线层的制备方法,其特征在于,所述制备方法包括以下步骤:
S1、提供载体,并于所述载体上形成分解层;
S2、于所述分解层上作业图案化的绝缘层,以形成第一开孔,所述第一开孔显露出所述分解层;
S3、于所述第一开孔处填充导电材料,形成导电层,所述导电层的顶端高出于所述绝缘层;
S4、对所述导电层执行平坦化工艺,使所述导电层与所述绝缘层形成平坦的镶嵌式结构;
S5、于所述镶嵌式结构的上表面形成溅射层,并于所述溅射层上作业光阻层,图案化所述光阻层以形成第二开孔,所述第二开孔显露出所述溅射层,且第二开孔的位置与平坦化后的所述导电层布设位置对应设置;
S6、基于所述溅射层在所述第二开孔中电镀金属,以形成金属互联层;
S7、去除图案化的所述光阻层和被所述光阻层覆盖的所述溅射层,以形成重布线层。
2.根据权利要求1所述的重布线层的制备方法,其特征在于:步骤S2中所述绝缘层的厚度与所述第一开孔的深度一致,且均为20μm~30μm。
3.根据权利要求1所述的重布线层的制备方法,其特征在于:步骤S3中所述导电材料为银浆材料或铜浆材料,填充所述导电材料的方法包括印刷法、化学镀法中的一种或组合。
4.根据权利要求1所述的重布线层的制备方法,其特征在于:步骤S4中所述平坦化工艺为研磨去除法或化学机械抛光法。
5.根据权利要求1所述的重布线层的制备方法,其特征在于:步骤S5中所述溅射层为Cu层和Ti层的叠层结构,且所述Cu层位于所述Ti层的上方。
6.根据权利要求1所述的重布线层的制备方法,其特征在于:步骤S7中去除图案化的所述光阻层的方法为采用槽式浸泡去胶液或单片旋转喷去胶液的方式,将光阻层剥离溶解在去胶液中进行去除。
7.根据权利要求5所述的重布线层的制备方法,其特征在于:步骤S7中去除被所述光阻层覆盖的所述溅射层的方法,包括以下步骤:先通过铜刻蚀液去除Cu层,再通过钛刻蚀液刻蚀掉Ti层。
8.一种封装结构,其特征在于:所述封装结构包括:
载体以及形成于所述载体上的分解层;
绝缘层,所述绝缘层间隔形成于所述分解层的表面,并形成间隔设置的第一开孔;
导电层,所述导电层形成于所述第一开孔中,所述导电层与所述绝缘层形成齐平的镶嵌式结构;
图案化的溅射层,图案化的所述溅射层包括若干个间隔设置的溅射层,所述溅射层形成于所述镶嵌式结构的表面,每个所述溅射层完全覆盖相对应的所述导电层,且部分覆盖位于所述导电层相邻两侧的所述绝缘层;
金属互联层,所述金属互联层形成于图案化的所述溅射层的表面。
9.根据权利要求8所述的封装结构,其特征在于:所述第一开孔的深度为20μm~30μm。
10.根据权利要求8所述的封装结构,其特征在于:所述溅射层为Cu层和Ti层的叠层结构,且所述Cu层位于所述Ti层的上方。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于盛合晶微半导体(江阴)有限公司,未经盛合晶微半导体(江阴)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202310122144.3/1.html,转载请声明来源钻瓜专利网。
- 上一篇:贴片电极及片内热阻测试方法
- 下一篇:一种动态绑定PLC标签的方法及系统
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造