[发明专利]一种基于标准接口定义的微模组测试装置及方法

说明书

本发明涉及微系统技术领域，公开了一种基于标准接口定义的微模组测试装置及方法，该装置，包括依次电连接的信号发生单元、ADC调理电路、第一ADC测试装置、FPGA芯片、第一DAC测试装置、DAC调理电路，还包括上位机、第二ADC测试装置、第二DAC测试装置，上位机与FPGA芯片电连接，第二ADC测试装置分别与ADC调理电路、第一ADC测试装置、FPGA芯片电连接，第二DAC测试装置分别与FPGA芯片、第一DAC测试装置、DAC调理电路电连接。本发明解决了现有技术存在的测试成本较高、缺乏通用性等问题。

技术领域

本发明涉及微系统技术领域，具体是一种基于标准接口定义的微模组测试装置及方法。

背景技术

ADC/DAC收发处理微系统通常在单一封装内集成多颗ADC(模数转换器)、DAC(数模转换器)、处理器等裸芯片，实现模拟-数字信号转换、处理等系统级功能。受制于ADC/DAC等裸芯片的可测试性，ADC/DAC收发处理微系统成品率及测试成本成为限制其批量应用的重要因素之一，例如，针对集成6颗合格率为90％的裸芯片的典型应用，在封装工艺良率为95％的条件下，微系统成品率降低至50％左右，无法达到批量生产条件。因此，必须增加适当的ADC/DAC微模组过程测试环节，在控制成本的条件下提升微系统产品良率。

目前行业对进入量产阶段的ADC/DAC芯片测试策略/方法包括：

1)晶圆测试，通过测试机台与探针卡，对晶圆进行低速电参数测试与高速矢量测试实现缺陷芯片筛选，该测试方法无法覆盖所有功能和数据类型，且测试成本较高；

2)微模组测试，目前ADC/DAC微模组测试装置定制化程度高，缺乏通用性；

3)封装测试，将裸芯片封装为成品芯片后，对成品芯片进行功能终测实现选缺陷芯片筛选，该方法无法满足裸芯片/微模组测试要求。

发明内容

为克服现有技术的不足，本发明提供了一种基于标准接口定义的微模组测试装置及方法，解决现有技术存在的测试成本较高、缺乏通用性等问题。

本发明解决上述问题所采用的技术方案是：

一种基于标准接口定义的微模组测试装置，包括依次电连接的信号发生单元、ADC调理电路、第一ADC测试装置、FPGA芯片、第一DAC测试装置、DAC调理电路，还包括上位机、第二ADC测试装置、第二DAC测试装置，上位机与FPGA芯片电连接，第二ADC测试装置分别与ADC调理电路、第一ADC测试装置、FPGA芯片电连接，第二DAC测试装置分别与FPGA芯片、第一DAC测试装置、DAC调理电路电连接。

作为一种优选的技术方案，信号发生单元能产生两路可调幅且可调频的单端中频信号。

作为一种优选的技术方案，上位机与FPGA芯片通过JTAG端口电连接。

作为一种优选的技术方案，第一DAC测试装置与第二DAC测试装置之间具有同步功能，第一ADC测试装置与第二ADC测试装置之间具有同步功能。

作为一种优选的技术方案，还包括时钟产生单元，时钟产生单元与第一ADC测试装置、第二ADC测试装置、第一DAC测试装置、第二DAC测试装置、FPGA芯片分别电连接。

作为一种优选的技术方案，FPGA芯片型号为Vertex-7 FPGA。

作为一种优选的技术方案，时钟产生单元型号为ADCLK946。

作为一种优选的技术方案，还包括频谱仪，频谱仪与信号发生单元的输出端、DAC调理电路的输出端分别电连接。