[发明专利]一种并联式差分功率放大器

说明书

本发明公开一种并联式差分功率放大器，包括两路并联的功率放大器支路，两路功率放大器支路分别包括输入匹配网络、功率放大单元和输出匹配网络，两个支路的输入信号均来自输入巴伦，且相位相差180°；功率放大单元包括至少一只功率管，第一支路中的功率管与第二支路中的功率管通过中和电容连接。本发明的并联式差分功率放大器中两路功放的输出网络同时实现阻抗变换和180°相位补偿的作用，两路功放直接并联连接，避免了变压器的使用，克服了传统差分功率放大器在III‑V族工艺中实现时存在的高损耗、低平衡度等问题。

技术领域

本发明涉及功率放大器技术领域，特别涉及一种并联式差分功率放大器。

背景技术

相比于单端功率放大器(Power Amplifier,PA)，差分功率放大器在增益、谐波抑制等方面具有性能优势。传统的差分PA一般是基于变压器进行设计，如图1所示，这里为了方便分析假设了输出变压器T1的匝数比是1，实际变压器的匝数比可能不是1，但是不影响分析结果。两个完全相同的PA级联在输出变压器T1和输入变压器T2的两个端子，两个PA的功率均为P，最佳负载阻抗为Z_opt。由于输出变压器的电压合成作用，差分PA的总输出功率为2P，最佳负载阻抗提升为2Z_opt。

硅基工艺的PA通常输出功率和Z_opt较低，基于变压器的差分PA在提高输出功率的同时还能够提升最佳负载阻抗，降低了输出匹配难度，因此广受欢迎。然而，对于一些III-V族工艺，比如氮化镓(GaN)工艺，基于变压器的差分PA方案会遇到很多问题。一方面，III-V族工艺的金属层数较少，可能如无法实现宽边耦合，而窄边耦合的耦合度又难以达到要求。另一方面，由于工作电压较高，Z_opt也会相应的提高，这会导致变压器的设计难度及插入损耗会急剧上升。III-V族工艺一般都会背金，即芯片背部都会有一个地平面，这会降低变压器的共模阻抗，当Z_opt提高时，变压器的差模阻抗就会和共模阻抗相当，导致平衡度恶化。而且为了提高差模阻抗，变压器的线宽需要减小，这又会导致损耗增加。因此当基于III-V族工艺设计差分PA、且Z_opt较高时，基于变压器的设计方案就不再适用，需要探索新的方案。

发明内容

针对传统差分PA设计方案在III-V族工艺中实现时存在的高损耗、低平衡度等问题，本发明提出一种并联式差分功率放大器，能够有效克服上述问题，而且具有结构简单，设计灵活的优势。

本发明提出的一种并联式差分功率放大器，包括两路并联的功率放大器支路，两路功率放大器支路分别包括输入匹配网络、功率放大单元和输出匹配网络，两个支路的输入信号均来自输入巴伦，且相位相差180°；所述功率放大单元包括至少一只功率管，第一支路中的功率管与第二支路中的功率管通过中和电容连接。

在一些实施例中，所述第一支路的功率放大单元包括功率管Q1a，所述第二支路的功率放大单元包括功率管Q1b，功率管Q1a的栅极和功率管Q1b的漏极通过中和电容C1a连接，功率管Q1a的漏极和功率管Q1b的栅极通过中和电容C1b连接。

在另一些实施例中，所述第一支路的功率放大单元包括两个或多个功率管Q1a、……、Qna，所述第二支路的功率放大单元相应的也包括两个或多个功率管Q1b、……、Qnb，n≥2，每个支路的相邻功率管之间连接有级间匹配网络，所述级间匹配网络一端连接前一功率管的漏极，另一端连接在后一功率管的栅极；功率管Qia的栅极和功率管Qib的漏极通过中和电容Cia连接，功率管Qia的漏极和功率管Qib的栅极通过中和电容Cib连接，i＝1、……、n。

进一步的，所述中和电容的值小于所述功率管的反馈电容的值。

进一步的，所述第一支路中的第一输出匹配网络与第二支路中的第二输出匹配网络被配置用于将100Ω变换到各自功率管的最佳负载阻抗，且所述第一输出匹配网络与所述第二输出匹配网络的相移相差180°。