[发明专利]一种DDR4访问控制方法、装置及网络设备

说明书

本申请提供了一种DDR4访问控制方法、装置及网络设备，涉及网络处理器技术领域。该方法为：在接收到多个业务模块发送的访问指令时，对多个访问指令进行轮询处理，以将并行的多个访问指令转换为串行的且在每个指令处理周期内包括每个业务模块的访问指令；当每个指令处理周期内串行的访问指令中包括写访问指令时，则优先处理所述写访问指令，以将所述写访问指令对应的写数据写入到对应的DDR4中；按序对该指令处理周期内所述访问指令中的读访问指令进行处理，以从读指令对应的DDR4中读取对应的读数据。由此，快速且准确地实现了对DDR4的读/写。

技术领域

本申请涉及网络处理器技术领域，尤其涉及一种DDR4访问控制方法、装置及网络设备。

背景技术

DDR4 SDRAM(Dual Date Rate SDRSM，双倍速率SDRAM)是FPGA中最常见的存储器件，在数通领域，对于报文的转发、分流等功能，会在业务途中产生大量的数据表，但由于FPGA自身的存储空间不足，故需要借用外部存储器件DDR4，因此在业务流程中需要频繁从DDR4中存储和读取数据表。而在大流量高带宽高速度的应用环境中，对于DDR4的读取和写入速度要求很高，因此，如何高效的利用DDR4存储并准确高效的读写数据包是很多设备需要解决的核心问题之一，通过FPGA控制多个DDR4同时在不同的接口进行读写操作是目前工作场景下的迫切需求。

现有技术是利用切片索引的方式，对数据包先进行切片索引，之后将切片数据写入DDR4中，并建立数据包索引。当读取数据包时，通过FPGA的片内索引获取数据包的索引，之后对DDR4返回的数据帧进行切片重组处理得到完整的数据包。但该方法中，需要对每一个数据包进行切片处理，同时读取时还需要进行切片重组，过程繁琐且影响读写速度，而且不能够灵活适配多个读写接口和多个DDR4。

因此，如何快速准确地对DDR4读/写数据是值得考虑的技术问题之一。

发明内容

有鉴于此，本申请提供一种DDR4访问控制方法、装置及网络设备，用以快速准确地对DDR4读/写数据。

具体地，本申请是通过如下技术方案实现的：

根据本申请的第一方面，提供一种DDR4访问控制方法，应用于FPGA中，所述方法，包括：

在接收到多个业务模块发送的访问指令时，对多个访问指令进行轮询处理，以将并行的多个访问指令转换为串行的且在每个指令处理周期内包括每个业务模块的访问指令；

当每个指令处理周期内串行的访问指令中包括写访问指令时，则优先处理所述写访问指令，以将所述写访问指令对应的写数据写入到对应的DDR4中；

按序对该指令处理周期内所述访问指令中的读访问指令进行处理，以从读指令对应的DDR4中读取对应的读数据。

根据本申请的第二方面，提供一种DDR4访问控制装置，设置于FPGA中，所述装置，包括：

轮询模块，用于在接收到多个业务模块发送的访问指令时，对多个访问指令进行轮询处理，以将并行的多个访问指令转换为串行的且在每个指令处理周期内包括每个业务模块的访问指令；

第一调度模块，用于当每个指令处理周期内串行的访问指令中包括写访问指令时，则优先处理所述写访问指令，并将所述写访问指令对应的写数据写入到对应的DDR4中；

所述第一调度模块，还用于按序对该指令处理周期内所述访问指令中的读访问指令进行处理，以从读指令对应的DDR4中读取对应的读数据。

根据本申请的第三方面，提供一种网络设备，包括FPGA，所述FPGA中设置有本申请第一方面所述的DDR4访问控制方法。

根据本申请的第四方面，提供一种机器可读存储介质，机器可读存储介质存储有计算机程序，在被处理器调用和执行时，计算机程序促使处理器执行本申请实施例第一方面所提供的方法。