[发明专利]一种通信系统在审
申请号: | 202310149593.7 | 申请日: | 2023-02-09 |
公开(公告)号: | CN116232379A | 公开(公告)日: | 2023-06-06 |
发明(设计)人: | 程本涛;卫千喜;汤建峰;赵自知;萧芳汉 | 申请(专利权)人: | 深圳市飞思通信技术有限公司 |
主分类号: | H04B1/7136 | 分类号: | H04B1/7136;H04B1/715 |
代理公司: | 深圳市威世博知识产权代理事务所(普通合伙) 44280 | 代理人: | 强珍妮 |
地址: | 518000 广东省深圳市南山区*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 通信 系统 | ||
1.一种通信系统,其特征在于,所述通信系统包括:
天线;
变频器模组;
第一处理芯片;
第二处理芯片,分别连接所述第一处理芯片、所述天线和所述变频器模组,用于接收主机端发送的第一控制指令,并基于所述第一控制指令生成对应的第一控制报文,以及将所述第一控制报文发送至所述天线和所述变频器模组,以使所述天线和所述变频器模组根据所述第一控制报文进行频率调整;和/或,
所述第二处理芯片用于接收所述第一处理芯片发送的第二控制指令,并基于所述第二控制指令生成对应的第二控制报文,以及将所述第二控制报文发送至所述天线和所述变频器模组,以使所述天线和所述变频器模组根据所述第二控制报文进行操作;其中,所述第二控制报文包括角度切换报文、温度读取报文、功率读取报文、极化方式切换报文或射频开关控制报文;
其中,所述第二处理芯片基于FPGA的逻辑实现。
2.根据权利要求1所述的通信系统,其特征在于,所述第二处理芯片包括:
解串电路,用于接收所述第一控制指令,并对所述第一控制指令进行解串处理,得到频率信息;
第一处理电路,分别连接所述解串电路和所述天线,用于根据所述频率信息生成所述第一控制报文,并将所述第一控制报文发送至所述天线;
第二处理电路,分别连接所述解串电路和所述变频器模组,用于根据所述频率信息生成所述第一控制报文,并将所述第一控制报文发送至所述变频器模组。
3.根据权利要求2所述的通信系统,其特征在于,所述第一处理电路包括:
第一状态机,连接所述解串电路,用于获取所述频率信息,以及接收所述主机端发送的触发脉冲或接收所述第一处理芯片发送的切换指令,并根据所述触发脉冲或所述切换指令进行调度操作;
第一组帧电路,连接所述第一状态机,用于根据所述频率信息生成所述第一控制报文;
第一多路复用器,连接所述第一组帧电路;
第一调制电路,分别连接所述第一多路复用器和所述天线,用于在被所述第一多路复用器选中时,接收所述第一控制报文,并对所述第一控制报文进行调制,得到第一调制报文,并将所述第一调制报文发送至所述天线;
第一解调电路,连接所述天线,用于接收所述天线的反馈报文。
4.根据权利要求3所述的通信系统,其特征在于,当所述第一状态机处于IDLE状态时,所述第一状态机响应于接收到所述主机端发送的所述触发脉冲和所述频率信息,由IDLE状态切换至FRAME状态,所述第一状态机在所述FRAME状态下,控制所述第一组帧电路执行组帧操作并下发,以及对天线下发频率切换指令;
或,当所述第一状态机处于IDLE状态时,所述第一状态机响应于接收到所述第一处理芯片发送的切换指令,由IDLE状态切换至SEND状态,所述第一状态机在所述SEND状态下,转发所述第一处理芯片发送的切换指令。
5.根据权利要求3所述的通信系统,其特征在于,所述第一处理电路还包括:
第一存储电路,分别连接所述第一处理芯片、所述第一状态机和所述第一多路复用器,用于存储所述第一处理芯片发送的第二控制指令;
第二存储电路,分别连接所述第一处理芯片和所述第一解调电路,用于存储所述天线的所述反馈报文;其中,所述反馈报文包括所述天线主动返回的报文和/或所述天线被动返回的报文;
其中,所述第一状态机还用于获取所述第二控制指令,并将所述第二控制指令调度发送至所述第一组帧电路,以使所述第一组帧电路根据所述第二控制指令生成所述第二控制报文,以及所述第一调制电路在被所述第一多路复用器选中时,接收所述第二控制报文,并对所述第二控制报文进行调制,得到第二调制报文,并将所述第二调制报文发送至所述天线。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市飞思通信技术有限公司,未经深圳市飞思通信技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202310149593.7/1.html,转载请声明来源钻瓜专利网。