[发明专利]基于信号分组采样与硬件加速器的低功耗FFT实现方法

说明书

本发明为一种基于信号分组采样与硬件加速器的低功耗FFT实现方法，以集成低功耗数字信号处理加速器(LEA)和多通道模数转换器(ADC)的单片机为信号采样和处理核心，采用信号硬件分组采样、FFT硬件加速计算和结果软件合成技术实现多点数、低功耗FFT运算，由单片机上集成的多通道ADC、LEA、CPU协同完成。针对多点数FFT运算需求，先由单片机控制ADC对信号进行多通道硬件分组等间隔连续循环顺序采样，通过硬件分组采样实现将信号按照时间奇偶方式分成多组少点数采样序列；然后，将少点数采样序列逐组送入LEA进行FFT硬件加速计算，得到各组少点数采样序列的FFT结果；最后，由CPU对多组少点数采样序列的FFT结果进行软件合成，获得信号的多点数FFT结果。

技术领域

本发明涉及信号处理领域，为一种基于分组采样与硬件加速器的低功耗FFT实现方法，以集成低功耗数字信号处理加速器与多通道模数转换器的单片机为信号采样和处理核心，采用硬件分组采样与硬件加速计算技术提高FFT的计算速度，实现低功耗嵌入式FFT运算。

背景技术

快速傅里叶变换(FFT)是一种经典的数字信号处理算法，广泛应用于工程中的信号分析。很多嵌入式数字仪表中亦采用FFT算法对信号进行频谱分析，据此获取信号特征，或实现对物理量的测量。在嵌入式应用中，FFT算法要求处理器具有很高的数字信号处理能力，来满足快速分析计算的需求。因而，应用中大多采用专门的数字信号处理器(DSP)来执行FFT运算。然而，DSP的功耗通常比较大，难以满足低功耗场合的应用要求。在有低功耗要求的场合，大多采用低功耗单片机作为处理器，其执行FFT算法的效率则较为有限，虽能满足部分应用场合的分析需求，但限制了算法改进、提升的空间。选取CPU性能更高的低功耗单片机虽能提供更高的算力空间以满足包含FFT运算的复杂信号处理的要求，但也带来了成本和功耗的提升。当前，单片机技术和各种硬件加速计算技术飞速发展，带有数字信号处理硬件加速模块的低功耗单片机也已面试，如美国TI公司带低功耗数字信号处理加速器(Low-Energy Accelerator，简称LEA)的MSP430单片机，从而进一步提升了低功耗单片机的数字信号处理能力，为低成本、低功耗嵌入式FFT计算提供了更优的选择。然而，单片机集成的数字信号处理加速器支持的单次FFT运算的点数有限，如MSP430FR5994单片机集成的LEA单次只能支持512点的实数FFT运算或512点的复数FFT运算，往往不能满足实际应用中更多点数FFT运算的需求。

本发明即以一种集成低功耗数字信号处理加速器(Low-Energy Accelerator，简称LEA)和多通道模数转换器(ADC)的单片机为核心，采用硬件分组采样、硬件加速计算与软件合成技术提高多点数FFT运算速度，以满足不同应用场合的低功耗、多点数FFT运算的需求。

发明内容

本发明要解决目前低功耗嵌入式系统应用中单片机因性能有限或功耗受限而难以进行快速的FFT运算的问题，提供一种以集成低功耗数字信号处理加速器和多通道模数转换器的单片机为信号采样和处理核心，采用信号分组采样、硬件加速计算和软件合成技术的多点数、低功耗FFT实现方法，以在提升低功耗嵌入式FFT运算性能的同时进一步降低系统功耗。

本发明所采用的技术方案是：以集成低功耗数字信号处理加速器(LEA)和多通道模数转换器(ADC)的单片机作为信号采样和处理核心；针对多点数FFT运算需求，由单片机控制ADC对信号进行多通道硬件分组等间隔连续循环顺序采样，通过硬件分组采样的方式自动实现将信号按照时间奇偶方式分成多组少点数采样序列，从而避免要求单片机CPU对数据序列进行软件分组；然后，将少点数采样序列逐组送入单片机上LEA进行FFT硬件加速计算，得到各组少点数采样序列的FFT结果；最后，由单片机上的CPU通过软件程序计算方式对多组少点数采样序列的FFT结果进行软件合成，获得信号的多点数FFT结果。据此，多点数数据分组和分组序列的FFT运算全部通过硬件完成，而仅有分组序列FFT结果的软件合成由单片机的CPU执行，硬、软并行处理，从而能降低单片机功耗、加速多点数FFT计算速度、提高单片机任务能力。