[发明专利]设计集成电路装置的系统、集成电路装置及其操作方法

权利要求书

1.一种集成电路装置，其特征在于，包含：

一主闩锁电路，包含一第一时脉输入和一数据输出；

一副闩锁电路，包含一第二时脉输入和一数据输入，该数据输入电性耦接至该主闩锁电路的该数据输出；以及

一时脉电路，

其中

该时脉电路通过一第一电连接电性耦接至该第一时脉输入，该第一电连接用以具有一第一时间延迟，该第一时间延迟介于该时脉电路和该第一时脉输入之间，

该时脉电路通过一第二电连接电性耦接至该第二时脉输入，该第二电连接用以具有一第二时间延迟，该第二时间延迟介于该时脉电路以及该第二时脉输入之间，以及

该第一时间延迟长于该第二时间延迟。

2.如权利要求1所述的集成电路装置，其特征在于，

该时脉电路包含：

一第一时脉输出，用以输出一第一时脉信号，以及

一第二时脉输出，用以输出一第二时脉信号，该第二时脉信号与该第一时脉信号反相，

该第一时脉输出通过该第一电连接和该第二电连接相应的电性耦接至该第一时脉输入和该第二时脉输入，

该主闩锁电路进一步包含一第三时脉输入，该第三时脉输入通过一第三电连接电性耦接至该第二时脉输出，以及

该副闩锁电路进一步包含一第四时脉输入，该第四时脉输入通过一第四电连接电性耦接至该第二时脉输出。

3.如权利要求2所述的集成电路装置，其特征在于，

该时脉电路包含：

一第一电路，具有该第一时脉输出，且用以输出该第一时脉信号于该第一时脉输出，以及

一第二电路，具有该第二时脉输出，且用以输出该第二时脉信号于该第二时脉输出。

4.如权利要求1所述的集成电路装置，其特征在于，

该第一电连接包含：

该第二电连接，自该时脉电路延伸至该副闩锁电路，以及

一第三电连接，串联电性耦接至该第二电连接，以及该第三电连接自该副闩锁电路延伸至该主闩锁电路，

其中该时脉电路实体上介于该主闩锁电路和该副闩锁电路之间。

5.如权利要求1所述的集成电路装置，其特征在于，进一步包含：

多个主闩锁电路，包含该主闩锁电路；

多个副闩锁电路，包含该副闩锁电路；

一第一时脉总线，电性耦接该第一电连接至所述多个主闩锁电路；以及

一第二时脉总线，电性耦接该第二电连接至所述多个副闩锁电路；

其中

所述多个主闩锁电路和所述多个副闩锁电路共同配置为多个正反器电路，所述多个正反器电路彼此串联电性耦接，以及

在所述多个副闩锁电路中的每一副闩锁电路具有一数据输入，该数据输入电性耦接至在所述多个主闩锁电路中的一对应主闩锁电路的一数据输出，以形成在所述多个正反器电路中的一对应正反器电路。

6.如权利要求5所述的集成电路装置，其特征在于，

所述多个主闩锁电路沿着一第一方向实体上被排列在一第一行中，

所述多个副闩锁电路沿着该第一方向实体上被排列在一第二行中，

在横向于该第一方向的一第二方向上，该时脉电路实体上介于所述多个主闩锁电路的该第一行和所述多个副闩锁电路的该第二行之间，

该第一时脉总线和该第二时脉总线沿着该第一方向延伸，以及

该第一电连接包含：

该第二电连接，沿着该第二方向延伸自该时脉电路至该第二时脉总线，以及

一第三电连接，串联电性耦接至该第二电连接，且沿着该第二方向延伸自该第二时脉总线至该第一时脉总线。