[发明专利]高速数模转换器的误差校准电路

说明书

本申请公开了一种高速数模转换器的误差校准电路。包括：顺序连接的发送端电路、串并转换电路、数模转换器(DAC)、模数转换器(ADC)、校准电路和参考时钟发生电路，参考时钟发生电路输出参考时钟到模数转换器，校准电路根据误差校准类型控制数据类型，对于不同的误差校准类型，校准电路根据模数转换器的输出计算误差校准字并输出到数模转换器进行相应的误差校准，校准电路根据模数转换器对数模转换器的输出波形的上升沿的采样结果得到参考时钟校准字并输出到参考时钟发生电路；参考时钟校准和相位延时误差校准之间还包括子数模转换器顺序定位过程。本申请通过ADC和DAC结合方法，利用合理的参考时钟频率和多种校准方法，实现高精度的数模转换电路。

技术领域

本申请涉及集成电路技术领域，特别涉及一种高速数模转换器的误差校准电路。

背景技术

数模转换器(DAC)广泛应用于电子系统中。数字电路系统处理和产生的都是离散的数字信号，如果要通过信道传递信息，需要将离散数字信号转换为连续的模拟信号，并通过模拟电路处理后发送。DAC的输入为离散数字信号，并通过每一位数字的值(0或者1)和权重产生求和电压信号，

高速DAC是高速串行接口芯片、非相干/相干光芯片必不可少的组成部分，它的采样精度直接决定了芯片的整体性能。当前对芯片速率的诉求越来越高，然而高速率的DAC存在多种误差，严重降低了芯片性能。当前学界及工业界的研究中，有一些针对DAC本身进行优化，采用更优良的材料或者优化的工艺，但也带来工程实现的困难和成本的提高。总的来说，当前没有有效的针对高速DAC多种误差进行校准的技术。

发明内容

本申请的目的在于提供一种高速数模转换器的误差校准电路，通过模数转换器(ADC)和DAC结合方法，利用合理的参考时钟频率和多种校准方法，实现高精度的数模转换电路。

本申请公开了一种高速数模转换器的误差校准电路，包括：顺序连接的发送端电路、串并转换电路、数模转换器、模数转换器、校准电路和参考时钟发生电路，所述参考时钟发生电路输出参考时钟到所述模数转换器，所述数模转换器包括若干个子数模转换器，其中，所述参考时钟的分频比等于所述子数模转换器的个数*任意整数*所述发送端电路采用序列的长度+0.5，所述校准电路根据误差校准类型发送控制信号到所述发送端电路并控制所述发送端电路发送到所述串并转换电路的数据类型，对于不同的误差校准类型，所述校准电路根据所述模数转换器的输出计算误差校准字并输出到所述数模转换器进行相应的误差校准，所述校准电路根据所述模数转换器对数模转换器的输出波形的上升沿的采样结果得到参考时钟校准字并输出到所述参考时钟发生电路；

其中，所述校准电路对所述数模转换器的校准过程为偏置误差校准、比例误差校准、参考时钟校准、相位延时误差校准和单位延时误差校准，其中，所述参考时钟校准和所述相位延时误差校准之间还包括子数模转换器顺序定位过程。

在一个优选例中，所述发送端电路采用PRBS3、PRBS7或PRBS9序列，所述PRBS3序列的长度为7，所述发送端电路采用PRBS3序列时，所述子数模转换器的个数为4，所述任意整数取值为4，所述参考时钟的分频比为112.5T。

在一个优选例中，所述误差校准类型为偏置误差时，所述发送端电路发送的数据类型为：当前校准的子数模转换器的输入为正最大、负最大依次循环的数据，其他子数模转换器的输入全为0，所述校准电路的偏置误差校准过程包括：根据正最大和负最大或寄存器配置计算目标值；计算偏置误差；更新偏置误差控制字。

在一个优选例中，所述误差校准类型为比例误差时，所述发送端电路发送的数据类型为：当前校准的子数模转换器的输入为正最大、负最大依次循环的数据，其他子数模转换器的输入全为0，所述校准电路的比例误差校准过程包括：根据正最大和负最大或寄存器配置计算目标值；计算比例误差；更新比例误差控制字。