[发明专利]一种读写控制方法、装置、设备及存储介质

说明书

本申请公开了一种读写控制方法、装置、设备及存储介质，涉及PSRAM读写控制领域，包括：利用读识别寄存器模块读取相应的识别寄存器中保存的信息，以对Infineon S27KS0642存储器进行验证；在验证成功后根据读写寄存器模块读取相应的寄存器中保存的信息和/或将待写入信息写入相应的寄存器中；利用读写存储器模块并基于三段式状态机和数据端口进行命令地址信息的读写操作，并基于命令地址信息对存储空间或寄存器空间执行相应的数据读写操作；基于仿真测试模块测试存储器的读写功能。本申请对Infineon S27KS0642存储器设置了完整的初始化和读写控制过程，并通过采用三段式状态机降低代码编写维护的复杂度。

技术领域

本发明涉及PSRAM读写控制领域，特别涉及一种读写控制方法、装置、设备及存储介质。

背景技术

Infineon品牌的S27KS0642的存储器是一款基于PARAM(Pseudo Static RandomAccess Memory，伪静态随机存取存储器)的存储器，PSRAM具有SRAM(Static RandomAccess Memory，静态随机存取存储器)的接口协议：给出地址、读写指令，即可以实现数据的存取；相比DRAM(Dynamic Random Access Memory，动态随机存取存储器)的实现，它不需要复杂的Memory Controller(内存控制器)来控制内存单元去定期刷新数据，但是它的内核架构却是DRAM架构。传统的SRAM是由6个晶体管构成一个存储cell，而PSRAM则是由1个晶体管+一个电容构成一个存储cell，因此PSRAM可以实现较大的存储容量。而现有的对Infineon品牌的S27KS0642的存储器的读写控制方法代码较为复杂，代码维护难度高。

发明内容

有鉴于此，本发明的目的在于提供一种读写控制方法、装置、设备及存储介质，能够为Infineon S27KS0642存储器设置完整的初始化过程以及读写控制过程，并通过采用三段式状态机降低代码编写和维护的复杂度。其具体方案如下：

第一方面，本申请提供了一种读写控制方法，应用于Infineon S27KS0642存储器，包括：

利用本地的读识别寄存器模块读取相应的识别寄存器中保存的识别信息，以对所述Infineon S27KS0642存储器进行验证；

在验证成功后，根据本地的读写寄存器模块读取相应的寄存器中保存的寄存器信息和/或将待写入寄存器信息写入相应的寄存器中；

利用本地的读写存储器模块并基于三段式状态机和数据端口进行命令地址信息的读写操作，并基于所述命令地址信息对存储空间或寄存器空间执行相应的读数据或写数据操作；

基于本地的仿真测试模块进行仿真测试，以测试所述Infineon S27KS0642存储器的读写功能。

可选的，所述读识别寄存器模块包括第一读识别寄存器模块和第二读识别寄存器模块，所述识别寄存器包括第一识别寄存器和第二识别寄存器，并且均为只读寄存器；所述识别信息包括制造商信息、存储器类型、行地址和列地址的范围。

可选的，所述根据本地的读写寄存器模块读取相应的寄存器中保存的寄存器信息，包括：

根据本地的读寄存器模块读取相应的寄存器中保存的寄存器信息；所述读寄存器模块包括第一读寄存器模块和第二读寄存器模块；所述寄存器包括第一寄存器和第二寄存器。

可选的，根据本地的读写寄存器模块将待写入寄存器信息写入相应的寄存器中，包括：

根据本地的第一写寄存器模块将第一待写入寄存器信息写入所述第一寄存器中；所述第一待写入寄存器信息包括低功耗模式使能、驱动电阻大小、预留信息、初始化延时长度、附加延时长度、地址跳变类型选择和突发读写的长度。

可选的，根据本地的读写寄存器模块将待写入寄存器信息写入相应的寄存器中，包括：