[发明专利]集成电路和形成集成电路的方法

说明书

一种集成电路包括互补场效应晶体管(CFET)。CFET包括第一晶体管，该第一晶体管具有对应于第一晶体管的沟道区域的第一半导体纳米结构和围绕第一半导体纳米结构的第一栅极金属。CFET包括第二晶体管，该第二晶体管包括位于第一半导体纳米结构之上的第二半导体纳米结构和围绕第二半导体纳米结构的第二栅极金属。CFET包括位于第一半导体纳米结构和第二半导体纳米结构之间的隔离结构。本发明的实施例还提供了形成集成电路的方法。

技术领域

本发明的实施例涉及集成电路和形成集成电路的方法。

背景技术

一直存在对于增加包括智能手机、平板电脑、台式计算机、笔记本电脑以及许多其他类型的电子器件在内的电子器件的计算功率的持续需求。集成电路提供用于这些电子器件的计算功率。增加集成电路中的计算功率的一种方式是增加半导体衬底的给定区域可以包括的晶体管和其他集成电路部件的数量。

互补场效应晶体管(CFET)可以用于增加集成电路中的晶体管的密度。CFET可以包括垂直堆叠的N型晶体管和P型晶体管。N型晶体管和P型晶体管的栅电极可以电短接在一起。

然而，存在与CFET的形成相关的各种困难。例如，可能难以在堆叠晶体管中形成具有期望特性的栅电极。结果是CFET的堆叠晶体管中的一个或两个晶体管可能无法正常工作。

发明内容

本发明的一些实施例提供了一种集成电路，该集成电路包括：第一晶体管，第一晶体管包括：第一半导体纳米结构，对应于第一晶体管的沟道区域；以及第一栅极金属，围绕第一半导体纳米结构；第二晶体管，第二晶体管包括：第二半导体纳米结构，位于第一半导体纳米结构之上并且对应于第二晶体管的沟道区域；以及第二栅极金属，围绕第二半导体纳米结构；介电层，位于第一半导体纳米结构和第二半导体纳米结构之间，其中，第一栅极金属在低于介电层的顶表面的高度处接触第二栅极金属。

本发明的另一些实施例提供了一种形成集成电路的方法，该方法包括：形成对应于第一晶体管的沟道区域的第一半导体纳米结构；在第一半导体纳米结构之上形成第一牺牲半导体纳米结构；在第一牺牲半导体纳米结构之上形成第二半导体纳米结构，并且第二半导体纳米结构对应于第二晶体管的沟道区域；用介电层替换第一牺牲半导体纳米结构；形成围绕第一半导体纳米结构的第一栅极金属；以及形成围绕第二半导体纳米结构的第二栅极金属，并且第二栅极金属从介电层横向的位置处接触第一栅极金属。

本发明的又一些实施例提供了一种集成电路，该集成电路包括：互补场效应晶体管，互补场效应晶体管包括：第一晶体管，具有对应于第一晶体管的沟道区域的第一半导体纳米结构；第二晶体管，具有位于第一半导体纳米结构之上并且对应于第二晶体管的沟道区域的第二半导体纳米结构；以及隔离结构，包括位于第一半导体纳米结构和第二半导体纳米结构之间的介电层。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的方面。应该注意的是，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1A至图1D是根据一些实施例的包括CFET的集成电路的视图。

图2A至图2N是根据一些实施例的处于各个处理阶段的集成电路的截面图。

图3A和图3B是根据一些实施例的集成电路的截面图。

图4A至图4C是根据一些实施例的集成电路的截面图。

图5是根据一些实施例的与CFET相关的部件的曲线图。

图6是根据一些实施例的形成集成电路的工艺的流程图。

具体实施方式