[发明专利]一种基于FPGA的电力线信道模拟器

权利要求书

1.一种基于FPGA的电力线信道模拟器，其特征在于：包括相连的FPGA部分和前端电路部分包括；

所述FPGA部分包括信道产生模块和噪声产生模块；

所述前端电路部分包括增益控制模块和AD/DA芯片；增益控制模块将信号缩放到一定大小；AD/DA芯片将模拟信号转换为数字信号进行接收或将数字信号转换为模拟信号进行发送；

用FPGA构建电力线信道的传输函数，信道经典多径模型表示为其中N为路径数，取2～5，c_i为衰减因子，τ_i为延时因子；选择合适的参考信道以确定多径模型的各个参数。

2.根据权利要求1所述的一种基于FPGA的电力线信道模拟器，其特征在于：所述电力线信道模拟器的输入信号与信道的脉冲响应通过线性卷积后得到输出序列，即y＝h*x；

信道脉冲响应和输入信号的卷积使用FIR滤波器进行实现；将所选参考信道的脉冲响应的参数转化为FIR滤波器结构中的延迟和滤波器系数，凭借FPGA的嵌入式乘法器，提高FIR滤波器的吞吐量；

长度为N的FIR滤波器输出对应于输入序列x[n]的关系以卷积形式给出其中h[0]≠0到h[N-1]≠0是FIR滤波器的抽头系数，同时对应FIR滤波器的脉冲响应；将接收信号通过信道FIR滤波器以模拟电力线信道传输特性对信号的影响；

用FPGA模拟电力线上的噪声干扰，将所述噪声干扰加入信道中，与通过信道模拟部分的信号进行叠加，形成最终传输信号；所述噪声干扰由低功率的背景噪声模块以及脉冲噪声模块形成；所述背景噪声模块产生的背景噪声为M序列伪随机数，所述脉冲噪声模块产生的脉冲噪声使用Middleton Class-A脉冲噪声模型进行实现；

Middleton Class-A模型的概率密度函数为：

其中

所述脉冲噪声模块包括伪随机数发送模块、判决模块、加权因子生成模块、高斯白噪声发生器模块及乘法器模块；伪随机数用于产生伪随机数序列；判决模块是用于将设定的门限值模块的门限值和伪随机数发生器模块产生的数值进行比较并判决；加权因子生成模块用于生成加权因子；高斯白噪声发生器模块用于生成高斯白噪声；乘法器模块用于加权因子和高斯白噪声的相乘，然后输出的即为随机脉冲噪声；

所述前端电路部分中定向耦合器用于区分双向通信中的双向数据，增益控制模块由两块级联的AD603芯片和一块HMC624A芯片组成，能够调节的增益范围为-53dB～+60dB；增益控制模块通过SPI协议连接到FPGA内部；

位机PC通过UART向FPGA芯片发送控制指令，FPGA芯片PS端解析指令进行下列操作：选择FPGA内部存储的参考信道；控制输出信号的信噪比；通过SPI调整前端增益控制模块的增益从而调节输出信号大小。