[发明专利]一种多核存算一体加速器网络拓扑结构控制系统有效
申请号: | 202310230110.6 | 申请日: | 2023-03-10 |
公开(公告)号: | CN116244081B | 公开(公告)日: | 2023-09-19 |
发明(设计)人: | 李涛;熊大鹏;胡建伟 | 申请(专利权)人: | 苏州亿铸智能科技有限公司 |
主分类号: | G06F9/50 | 分类号: | G06F9/50;G06F11/30;H04L41/12;H04L43/08 |
代理公司: | 深圳市中科云策知识产权代理有限公司 44862 | 代理人: | 何晓 |
地址: | 215000 江苏省苏州市苏州高*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 多核 一体 加速器 网络 拓扑 结构 控制系统 | ||
本发明属于网络拓扑领域,涉及数据分析技术,用于解决现有的网络拓扑结构控制系统无法根据数据传输异常特征对优化方向进行判定的问题,具体是一种多核存算一体加速器网络拓扑结构控制系统,包括服务器,服务器通信连接有网络检测模块、传输监控模块、节点监控模块、网络优化模块、加速器网络以及存储模块,网络检测模块用于对网络拓扑结构的运行状态进行检测分析:将加速器网络的各个节点标记为检测对象,设定检测周期,在检测周期内对检测对象进行数据传输分析;本发明是利用任务地址空间技术将任务模块在网络中传输,并通过实时检测与动态任务分配算法以实现各个加速器之间的负载平衡,以实现最高的硬件利用率。
技术领域
本发明属于网络拓扑领域,涉及数据分析技术,具体是一种多核存算一体加速器网络拓扑结构控制系统。
背景技术
为了满足应用程序对时延及同时处理大量数据的需要,现有多核存算一体加速器将多个内核连接到一块共享内存上以实现核间的指令及数据交换。整个交互过程由加速器连接的主处理器控制,通过执行程序设计中的数据传输及任务执行指令完成。同时,为了保证任务的可靠性,该方法需要严格控制数据处理及共享内存访问的先后顺序。
基于上述两个限制条件,现有多核存算一体加速器采用编译器控制的静态任务分配方法,无法同时处理多种任务,当任务数据量发生改变的时候,静态分配方法无法有效的利用多核存算一体加速器上的硬件资源从而造成硬件资源的浪费;另外,现有的一体加速器网络无法根据数据传输异常特征对优化方向进行判定,从而无法提出针对性的优化方案进行异常处理,导致数据传输异常处理的效率低下。
针对上述技术问题,本申请提出一种解决方案。
发明内容
本发明的目的在于提供一种多核存算一体加速器网络拓扑结构控制系统,用于解决现有的一体加速器网络无法根据数据传输异常特征对优化方向进行判定的问题;
本发明需要解决的技术问题为:如何提供一种根据数据传输异常特征对优化方向进行判定的多核存算一体加速器网络拓扑结构控制系统。
本发明的目的可以通过以下技术方案实现:
一种多核存算一体加速器网络拓扑结构控制系统,包括服务器,所述服务器通信连接有网络检测模块、传输监控模块、节点监控模块、网络优化模块、加速器网络以及存储模块;
所述网络检测模块用于对网络拓扑结构的运行状态进行检测分析:将加速器网络的各个节点标记为检测对象,设定检测周期,在检测周期内对检测对象进行数据传输分析:将检测周期分割为均匀分布的检测时段,获取检测时段内信利数据XL、信容数据XR以及延时数据YS,通过对检测时段内信利数据XL、信容数据XR以及延时数据YS进行数值计算得到检测对象在检测时段内的传输系数CS,通过传输系数CS的数值大小将检测对象标记为效正对象或效异对象;
所述传输监控模块用于对网络拓扑结构的数据传输状态进行检测分析:在检测时段结束后,对获取上一检测时段内检测对象的标记情况,将上一检测时段内的效异对象的数量与检测对象的数量的比值标记为效异系数,通过存储模块获取到效异阈值,将效异系数与效异阈值进行比较并通过比较结果将上一检测时段标记为效正时段或效异时段;
所述节点监控模块用于对加速器网络的节点进行周期性监控并对检测周期内的加速器网络的数据传输过程是否满足要求进行判定;
所述网络优化模块用于对网络拓扑结构进行优化分析。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于苏州亿铸智能科技有限公司,未经苏州亿铸智能科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202310230110.6/2.html,转载请声明来源钻瓜专利网。