[发明专利]带时间窗的看门狗电路、芯片及电子装置

权利要求书

1.一种带时间窗的看门狗电路，其特征在于，所述看门狗电路包括：时间窗上限检测模块、时间窗下限检测模块、复位信号生成模块；

其中，所述时间窗上限检测模块的第一端与微控制单元MCU的输出端连接，所述时间窗上限检测模块的第二端与所述复位信号生成模块的第一端连接，所述时间窗上限检测模块用于通过所述时间窗上限检测模块的第一端接收喂狗信号，并响应于所述喂狗信号的周期大于或等于时间窗上限，通过所述时间窗上限检测模块的第二端输出第一检测信号，所述喂狗信号为所述MCU通过所述MCU的输出端输出的信号；

所述时间窗下限检测模块的第一端与所述MCU的输出端连接，所述时间窗下限检测模块的第二端与所述复位信号生成模块的第二端连接，所述时间窗下限检测模块用于通过所述时间窗下限检测模块的第一端接收所述喂狗信号，并响应于所述喂狗信号的周期小于或等于时间窗下限，通过所述时间窗下限检测模块的第二端输出第二检测信号；

所述复位信号生成模块的第三端与所述MCU的输入端连接，所述复位信号生成模块用于根据所述第一检测信号和所述第二检测信号生成逻辑值为0、且复位时长为目标时长的复位信号，并通过所述复位信号生成模块的第三端输出所述目标时长的所述复位信号，所述复位信号用于触发所述MCU复位。

2.根据权利要求1所述的电路，其特征在于，所述看门狗电路还包括第一电容；

其中，所述第一电容的第一端连接所述MCU的输出端，所述第一电容的第二端连接所述时间窗上限检测模块的第一端和所述时间窗下限检测模块的第一端，所述第一电容用于过滤所述喂狗信号，以生成第一脉冲信号，并通过所述第一电容的第二端输出所述第一脉冲信号。

3.根据权利要求2所述的电路，其特征在于，所述时间窗上限检测模块包括：第一晶体管、第二晶体管、第二电容和第一比较模块；

其中，所述第一晶体管的基极经第一电阻连接于所述第一电容的第二端，且所述第一晶体管的基极经第二电阻连接于接地端、并连接于所述第一晶体管的发射极；

所述第二晶体管的阳极经第三电阻连接于所述第一晶体管的集电极，所述第二晶体管的阴极连接于供电电源、且经第四电阻连接于所述第二晶体管的阳极；

所述第二电容的第一端连接于所述第二晶体管的阳极，所述第二电容的第二端连接于接地端；

所述第一比较模块的第一输入端连接于所述第二电容的第一端，所述第一比较模块的第二输入端连接于第一分压电路，所述第一比较模块的输出端连接于所述复位信号生成模块的第一端；

其中，所述第一晶体管为NPN型晶体三极管，所述第二晶体管为二极管。

4.根据权利要求3所述的电路，其特征在于，所述第一分压电路包括：第五电阻和第六电阻；

其中，所述第五电阻的一端连接于所述第一比较模块的第二输入端，所述第五电阻的另一端连接于供电电源；

所述第六电阻的一端连接于所述第一比较模块的第二输入端，所述第六电阻的另一端连接于接地端。

5.根据权利要求2或3所述的电路，其特征在于，所述时间窗下限检测模块包括：

第三电容、第三晶体管、第四晶体管、第四电容、第二比较模块和锁存器；

其中，所述第三电容的第一端连接于接地端，并经过第七电阻连接于所述第三电容的第二端，所述第三电容的第二端经第八电阻连接于第一电容的第二端；

所述第三晶体管的基极连接于所述第三电容的第二端，所述第三晶体管的发射极连接于所述第三电容的第一端；

所述第四晶体管的阳极经第九电阻连接于所述第三晶体管的集电极，所述第四晶体管的阴极连接于供电电源、并经第十电阻连接于所述第四晶体管的阳极；

第四电容的第一端连接于第四晶体管的阳极，第四电容的第二端连接于接地端；

所述第二比较模块的第一输入端连接于所述第四电容的第一端，所述第二比较模块的第二输入端连接于第二分压电路；

所述锁存器的数据锁存输入端连接于所述第二比较模块的输出端，所述锁存器的时钟输入端经所述第八电阻连接于所述第三晶体管的基极，所述锁存器的数据输出端连接于所述复位信号生成模块的第二端；

其中，所述第三晶体管为NPN型晶体三极管，所述第四晶体管为二极管。