[发明专利]一种基于DDR验证的信号产生方法、装置、设备及介质

说明书

本发明涉及芯片验证技术领域，尤其涉及一种基于DDR验证的信号产生方法、装置、设备及介质。所述方法包括：获取DDR验证时待测设计所需时钟信号和复位信号及每个信号对应的参数信息并记录到文件中；利用脚本程序对所述文件进行解析以提取每个信号对应的参数信息，并基于所提取的参数信息构建预留通信接口的CRU模型；将所述CRU模型集成到UVM验证环境中；在测试用例中使用所述通信接口对所述CRU模型进行配置，以使所述CRU模型产生待测设计所需时钟信号和复位信号。本发明的方案具有较好的通用性，极大的减少了验证人员的工作量，应用于时钟切换复杂的模块测试中具有很大优势。

技术领域

本发明涉及芯片验证技术领域，尤其涉及一种基于DDR验证的信号产生方法、装置、设备及介质。

背景技术

芯片验证是芯片开发过程中一个重要的环节，随着芯片规模越来越大，芯片验证的复杂度也越来越高，与此同时芯片的迭代周期却在不断地缩短，因此留给验证工程师的验证时间也就越来越短，这就需要验证工程师不断的提高验证效率，以满足项目各个节点的进度要求。因此，如何在更短的时间内高质量地完成芯片验证工作是验证工程师的难点，也是验证工程师一直在追逐的方向。

然而对于一些特殊的DUT模块，因场景需要其时钟和复位信号复杂多变，这对我们验证工作提出更高的要求，如DDR因支持不同的频率且频率间经常相互切换，这就需要验证环境为DUT提供多变的时钟信号源。因此验证工程师不仅需要准确分析出DUT的时钟场景和验证目标，还需要在验证平台中产生对应复杂的时钟控制逻辑，往往这些时钟控制逻辑的开发占用大量验证周期，这不是我们的期望。总得来说，验证平台中时钟和复位信号经常通过以下方式产生：情况一，DUT需要的时钟和复位为同步电路且时钟频率恒定，此时时钟和复位信号产生比较简单，通常验证工程师可在TB中编写一个简单的时钟发生器和复位控制电路来满足DUT的测试需要。情况二，若DUT的时钟信号为晶振输入，往往需要做时钟抖动测试和占空比测试。因此，相应验证环境中的时钟源控制逻辑需要产生不同占空比和带jitter的时钟信号，来模拟晶振产生的时钟源对DUT的影响。情况三，若DUT的时钟可改变或关闭，比如从100MHz切换至300MHz或者其他频率时，此时还需要对DUT做相应的变频测试和时钟gate测试，在验证平台中产生这个可变频率的时钟会比较复杂，所花费的工作量也相应大大提高。情况四，复位信号通常需要考虑起始复位信号的状态、复位有效时间控制、随机复位等场景，这些当然可以在验证环境中产生。同样复杂的复位信号场景带来的困扰依然是验证工程师的工作量，因此提升这部分工作效率就越来越重要。

发明内容

有鉴于此，有必要针对以上技术问题，提供一种基于DDR验证的信号产生方法、装置、设备及介质。

根据本发明的第一方面，提供了一种基于DDR验证的信号产生方法，所述方法包括：

获取DDR验证时待测设计所需时钟信号和复位信号及每个信号对应的参数信息并记录到文件中；

利用脚本程序对所述文件进行解析以提取每个信号对应的参数信息，并基于所提取的参数信息构建预留通信接口的CRU模型；

将所述CRU模型集成到UVM验证环境中；

在测试用例中使用所述通信接口对所述CRU模型进行配置，以使所述CRU模型产生待测设计所需时钟信号和复位信号。

在一些实施例中，获取DDR验证时待测设计所需时钟信号和复位信号及每个信号对应的参数信息并记录到文件中，包括：

获取DDR验证时待测设计所需的所有时钟信号的信号名称和复位信号的信号名称；

分别判断每个信号是否为时钟信号以得到与每个信号对应的判断结果；

以每个信号为单位获取如下参数信息：

响应于某一信号属于时钟信号，则获取某一信号的初始默认值、可选时钟数量、默认频率以及可选频率；