[发明专利]一种面向FPGA部署的轻量神经网络设计和量化方法

权利要求书

1.一种面向FPGA部署的轻量神经网络设计和量化方法，其特征在于，包括以下步骤：

步骤S1、以ShuffleNet v2为基础，对网络进行优化设计，获得基准网络；

步骤S2、对基准网络结构调整，优化算法和损失函数，进行训练获得全精度模型M₀；

步骤S3、根据测试集准确率判断M₀是否达到要求，若满足则进入步骤S4；不满足则更改网络结构，修改优化函数、学习率和损失函数这些参数的数值，并转至步骤S2重新训练；

步骤S4、按照基准网络结构，面向硬件量化部署进行基准量化方法设计；

步骤S5、在全精度模型M₀的基础上，使用基准量化方法量化训练得到量化模型M₁；

步骤S6、在量化模型M_i-1的基础上，使用基准量化方法量化训练得到量化模型M_i，其中i1；

步骤S7、计算M_i在测试集上的准确率比M₀减少了多少，即量化带来的准确率损失，若该值小于设定的阈值，则进入步骤S8；否则转至步骤S继续量化训练；

步骤S8、得到量化模型Mi，用于后续FPGA硬件部署。

2.根据权利要求1所述的面向FPGA部署的轻量神经网络设计和量化方法，其特征在于，步骤S1中，以ShuffleNet v2为基础，对网络进行优化设计，获得基准网络，具体如下：

S11、使用分解的方法，将所有的3x3Conv层分解成1x1Conv层和3x3DWConv层，步长全部设置为1；

S12、将所有步长为1的3x3DWConv层替换成步长为1的3x3Shift层，将所有步长为2的3x3DWConv分解成步长为1的3x3Shift层和步长为2的最大池化层；

S13、移动最大池化层的位置，将1x1Conv层-3x3Shift层-最大池化层顺序变为1x1Conv层-最大池化层-3x3Shift层；

S14、将输入图像分辨率大小从224x224变成256x256，除了block结构中的1x1Conv层外，其他的1x1Conv层输出通道数设置为输入通道数的2倍，所有的最大池化层的池化核大小设置为2x2，步长为2；

S15、删除网络中下采样block左分支上的3x3Shift层，仅保留最大池化层和1x1Conv层；

S16、去除网络中的批归一化层，删除所有卷积层和全连接层偏置。

3.根据权利要求2所述的所述的面向FPGA部署的轻量神经网络设计和量化方法，其特征在于，步骤S12中，将所有步长为1的3x3DWConv层替换成步长为1的3x3Shift层，将所有步长为2的3x3DWConv分解成步长为1的3x3Shift层和步长为2的最大池化层，3x3Shift层的具体计算如下：

令输入特征图为D_F表示输入特征图的高度和宽度，M表示通道尺寸，则3x3Shift层的逻辑描述如下：

其中是重新定义的空间索引，k，l和i，，j沿空间维度索引，而m则索引为通道；

Shift计算的核心的计算公式如下：

其中，i_m，j_m是与通道相关的索引，其映射关系如下：

4.根据权利要求1所述的面向FPGA部署的轻量神经网络设计和量化方法，其特征在于，步骤S2中所述对基准网络结构调整，优化算法和损失函数，进行训练获得全精度模型M₀，其中优化算法采用AdamW算法，损失函数采用交叉熵损失函数，网络的结构如下：特征图先经过3个1x1Conv层-最大池化层-3x3Shift层结构，再进入stage结构，stage包含1个下采样block和2个基础block，最后经过1个1x1Conv层-最大池化层-3x3Shift层结构，1个全局池化后，进入全连接层。