[发明专利]一种快速比较器

说明书

本发明公开一种快速比较器，包括差分输入对管及尾电流、负载电路、共源放大电路和数字逻辑电路，其中，差分输入对管及尾电流、负载电路顺序连接，共源放大电路、数字逻辑电路顺序连接；还包括Class‑AB输出控制电路和钳位电路，其中，Class‑AB输出控制电路的输入端连接负载电路，Class‑AB输出控制电路的输出端与钳位电路的一端相连接，钳位电路的另一端连接共源放大电路的输入端。此种快速比较器通过增加Class‑AB输出控制电路和钳位电路，能够避免电路中的相关MOS管进入深线性区，保证关键节点不发生较大的电压波动，实现比较器传输延时较小的特性，提升比较器性能。

技术领域

本发明属于电子电路技术领域，特别涉及一种快速比较器。

背景技术

通常来说，比较器包含依次连接的差分输入级、中间负载级和数字逻辑输出级三部分，使用差分输入结构能够提高比较器的数据传输速率，降低噪声，然而在比较器工作过程中，当出现差分电压时，中间负载级中的NMOS进入深线性区，此时数字逻辑输出级的输出为低电平，而当中间负载级中的PMOS进入深线性区，此时数字逻辑输出级的输出为高电平。当高低电平进行转换时，由于相关MOS管在深线性区和饱和区之间进行相互转换，需要花费较长的转换时间，从而导致比较器传输延时较长。

以图1为例，是一种通用推挽输出比较器结构图，其中，差分输入级包括由两个NMOS管NM1、NM2构成的输入对管以及电流源（尾电流）IB，中间负载级包括两组负载管，其中一组由PMOS管PM3、PM4、PM5、PM6构成，另一组负载管由NMOS管NM3、NM4、NM5、NM6构成，中间负载级整体构成一个折叠共源共栅放大器，可对差分输入级的信号进行较大倍数的放大；该电路结构还包括有一个共源放大级，由NMOS管NM9和PMOS管PM8对输入的小差模信号进一步放大；所述共源放大级的输出连接至数字缓冲器，由PMOS管PM9、PM10和NMOS管NM10、NM11输出比较结果；具体的电路连接关系详见图1，不再赘述。

工作时，如图1，输入对管电流I1+I2等于尾电流IB，当VIP大于VIN时，I2增大，I1减小，即I2I1；同时I3=I5-I1，I4=I6-I2。由于PM5/PM6尺寸相同且栅源电压相同，NM3/NM4尺寸相同且栅源电压相同，所以，若PM5/PM6处于饱和区，则I5=I6，I3=I4。那么由于I1不等于I2，则说明PM5/PM6，NM3/NM4有器件进入线性区。通过设置合理的偏置电压V1/V2/V5，可保证PM3/PM5/NM5/NM3工作在饱和区。通常I6小于等于I5，I4小于等于I3，现在I2大于I1，那么必定有I4小于I3，那么可推断出NM4进入线性区，即A点为一个相对比较低的电压。此时NM9处于关断或弱开启的状态，NM9漏极输出电压为高电位，经过数字缓冲器之后VOUT输出逻辑高电平。

同理，输入对管电流I1+I2等于尾电流IB，当VIP小于VIN时，I2减小，I1增大，即I2I1；同时I3=I5-I1，I4=I6-I2。由于PM5/PM6尺寸相同且栅源电压相同，NM3/NM4尺寸相同且栅源电压相同，所以，若PM5/PM6处于饱和区，则I5=I6，I3=I4。那么由于I1不等于I2，则说明PM5/PM6，NM3/NM4有器件进入线性区。通过设置合理的偏置电压V1/V2/V5，可保证PM3/PM5/NM5/NM3工作在饱和区。通常I6小于等于I5，I4小于等于I3，现在I2小于I1，若PM4不进入线性区，则有I6等于I5，I4大于I3，这种情况是不可能存在的，所以PM6 会进入线性区，A点处于一个较高的电位，NM9处于强导通状态，其漏极被强拉至较低电位，经过数字缓冲器之后VOUT输出逻辑低电平。

从以上的工作原理中可以看出，当输入差模电压足够大时，能够使输出进行相应的逻辑反转，那么折叠共源共栅放大器的负载管在比较器工作过程中会在线性区和饱和区之间进行切换，即节点A在进行大幅度的变化，可参照图2，这一切换通常需要花费较长时间，所以导致比较器传输延时较长。

发明内容

本发明的目的，在于提供一种快速比较器，能够缩短比较器的传输延时，提升比较器性能。