[发明专利]半导体器件及其制备方法

说明书

本申请实施例提供了一种半导体器件及其制备方法，该半导体器件包括有源区和终端区，在终端区的外延层内形成沿远离有源区的方向环宽和/或深度依次递减的N个场限环，可以减少半导体器件的终端区占用的面积。

技术领域

本申请实施例涉及半导体技术领域，更具体地，涉及一种半导体器件及其制备方法。

背景技术

终端区的结终端结构是功率半导体器件设计的一大难点。考虑到实际芯片的曲率效应，功率半导体器件必须采用合适的结终端结构来改善电场集中的现象。

目前，普遍采用的结终端结构为场限环(field limiting ring，FLR)结终端结构和多区结终端扩展(junction termination extension，JTE)结终端结构。其中，FLR结终端结构的工艺简单，但是存在FLR个数多、终端区占用面积大的缺点；JTE结终端结构的FLR虽然占用的面积小，但是该器件的击穿电压对离子的注入剂量非常敏感，并且离子注入的窗口狭窄，工艺鲁棒性差。

发明内容

本申请提供一种半导体器件及其制备方法，该半导体器件的终端区不仅占用面积小，而且可以达到现有的电场优化的效果。

第一方面，提供了一种半导体器件，该半导体器件包括有源区和终端区，该终端区围绕有源区设置，该终端区包括：衬底、设置在衬底上的外延层、主结、N个场限环、源极、场氧化层以及漏极；主结以有源区为轴设置在外延层内的远离衬底的一面，主结与有源区接触；N个场限环以有源区为轴设置在外延层内的远离衬底的一面，且位于主结远离有源区的一侧，N个场限环的深度沿远离有源区的方向依次递减，其中，N为大于1的整数；源极以有源区为轴设置在外延层远离衬底的一面，分别与有源区和主结接触；场氧化层以有源区为轴设置在外延层远离衬底的一面，且覆盖除源极与有源区之外的区域；漏极设置在衬底远离外延层的一面。

在本申请中，衬底可以为掺杂有五价元素的碳化硅SiC单晶衬底，外延层可以采用外延生长生成的掺杂有相应杂质的SiC材料。具体地，衬底和外延层中掺杂的主要是N型杂质，例如氮(N)、磷(P)或砷(As)等。

碳化硅材料作为第三代宽禁带半导体材料的代表之一，其有着禁带宽度大、临界击穿电场高、热导率高、饱和漂移速度大等优良的特性。相比于传统的硅基半导体器件，基于碳化硅材料制作的高压半导体器件具有优异的电性能和热性能，可以满足更苛刻的应用环境。

示例性地，衬底的掺杂浓度一般高于外延层的掺杂浓度。

在本申请中，主结与N个场限环可以是采用离子注入工艺，通过对外延层掺杂形成的。具体地，主结与N个场限环中掺杂的主要是P型杂质，例如铝(Al)、硼(B)等。

示例性地，主结的掺杂浓度一般高于N个场限环的掺杂浓度。

与传统的终端区长度相比，上述半导体器件的终端区长度更短，终端区在半导体器件中的占用面积减少。

可选地，上述N个场限环的环宽沿远离有源区的方向依次递减。

可选地，上述N个场限环的掺杂浓度相同。

结合第一方面，在第一方面的某些实现方式中，上述主结的深度一般来说大于第一场限环的深度，和/或，上述主结的宽度一般来说大于第一场限环的环宽，该第一场限环为上述N个场限环中最靠近有源区的场限环。

示例性地，上述主结的深度可以是通过离子注入工艺形成的上述主结的扩散深度，上述主结的宽度可以是通过离子注入工艺形成的上述主结的扩散宽度。

类似地，上述第一场限环的深度可以是通过离子注入工艺形成的上述第一场限环的扩散深度，上述第一场限环的环宽可以是通过离子注入工艺形成的上述第一场限环的扩散宽度。